计算机组成与结构ppt课件

.,1,计算机组成与结构,大连理工大学软件学院嵌入式系统工程系赖晓晨far.away,.,2,第四章主存储器,4.1存储器概述4.2主存储器4.3随机读写存储器4.4DRAM的研制与发展4.5非易失半导体存储器4.6存储器与CPU连接4.7多体交叉存储器,.,3,4.1存储器概述,存储器分类按存储介质分按存储方式分按存储器读写功能分按信息的可保存性分,半导体存储器磁表面存储器,随机存储器顺序存储器,只读存储器(ROM)随机读写存储器(RAM),非永久记忆的存储器永久记忆性存储器,计算机系统中的记忆设备，用来存放程序和数据。,.,4,按在计算机系统中的作用分主存储器、辅助存储器、高速缓冲存储器等,存储器系统的层次结构,.,5,4.2主存储器,主存储器处于全机中心地位计算机正在执行的程序和数据均存放在存储器中。CPU直接从存储器取指令或存取数据。采用直接存储器存取(DMA)技术和输入输出通道技术，在存储器与输入输出系统之间直接传送数据。共享存储器的多处理机，利用存储器存放共享数据，并实现处理机之间的通信。,.,6,主存储器分类RAM(RandomAccessMemory)随机存储器ROM(ReadOnlyMemory)只读存储器PROM(ProgrammableROM)可编程序的只读存储器EPROM(ErasablePROM)可擦除可编程序只读存储器E2PROM(ElectricallyEPROM)可用电擦除的可编程只读存储器快擦写读写存储器（flashmemory）,.,7,主存储器的技术指标,存储字、字长、字节、最大寻址空间、机器位数,.,8,主存储器的基本操作,AR,DR,CPU,主存存储器,读操作,.,9,主存储器的基本操作,AR,DR,CPU,主存存储器,AB,DB,CB,Write,ready,写操作,.,10,4.3随机读写存储器,随机存储器（RAM）特点快、小；断电信息消失分类静态存储器（SRAM）双稳态触发器，功耗大，体积大，速度快动态存储器（DRAM）MOS电容存储电荷，集成度高，低功耗，大容量存储器应用cache，计算机主存储器,.,11,1.静态存储器(SRAM)的存储单元,基本存储元MOS(MetalOxideSemi-conductor)管工作原理栅极高电平，源漏极导通栅极低电平，源漏极截止NMOS反相器,.,12,六管SRAM存储元,互锁的触发器保持字线低。T5，T6止T1,T2中状态保持写操作字线高；T5，T6开写0位线1高，位线2低A高B低；T2通T1止写1位线1低，位线2高A低B高；T1通T2止读操作字线高，T5，T6开读0位线2有负脉冲读1位线1有负脉冲,0状态T2通T1止，A高B低；1状态T1通T2止，A低B高。SRAM的状态就是B点的状态,.,13,2.存储器的组成存储体地址译码器驱动器I/O电路控制信号WE片选CS,161bSRAM结构图,.,14,2.存储器的组成存储体地址译码器驱动器I/O电路控制信号WE片选CS,161bSRAM结构图,思考：地址译码为何要区分x移码器和y译码器,.,15,SRAM存储器芯片,1K1bSRAM,.,16,存储器的开关特性,地址读数时间taAdr：Cs为0时，从地址建立开始，到得到读出数据所需的时间,读：根据地址和片选信号建立时间的不同，有两种读数时间。1。片选先建立,.,17,存储器的开关特性,读：根据地址和片选信号建立时间的不同，有两种读数时间。2。地址先建立,地址对片选的建立时间：为了能在cs负跳变到达后按地址读出数据，地址的变化应提前在cs负跳变前到达。所需提前的最短时间间隔。,片选读时间：从cs负跳变开始，到读出数据所需的时间,片禁止到输出的传输延迟：从cs正跳变到达至输出变为1所需的时间。,.,18,存储器的开关特性,写：写操作要求的各种时序关系,地址对写允许的建立时间,地址对写允许的保持时间,片选对写控制的建立时间,片选对写控制的保持时间,输入数据对写允许的建立时间,数据对写允许的保持时间,最小写允许宽度,.,19,4KbSRAM,存储器容量4Kb4096b=6464b=212双译码器地址码12b,思考：4k个存储单元需要多少条地址线？,.,20,4KbSRAM,存储器容量4Kb4096b=6464b=212双译码器地址码12b,.,21,4k8bSRAM,8,4KB=4k8b,.,22,3.SRAM存储芯片实例2114,21141k4SRAM,PinNamesA0-A9AddressInputsI/O1-I/O4DataInput/OutputWE:WriteEnableInput(ActiveLOW)CS:ChipSelectInput(ActiveLOW)VccPower(+5Vdc)GNDGround(0Vdc),.,23,写过程,.,24,4.动态存储器(DRAM),存储单元依靠电容存储信息，C有电荷或无电荷表示两种状态,电路图：三管存储单元,.,25,4.动态存储器(DRAM),读出数据线预充电到高电平，然后读出选择线来高电平，使T3导通，如C有电荷，则T2通，读出数据线通过T2、T3接地，读出低电平，如C无电荷，T2不通，读出数据线的电平信号没有变化。,读过程,.,26,4.动态存储器(DRAM),写入时，在写入数据线加写入信号，在写入选择线加高电平，T1通，C充电或放电。,写过程,.,27,单管DRAM工作原理保持信息字线低，T管截止，Cs中电荷保持，有电荷1无为0。写入信息字线高读出信息位线预充电为高，字线高，T导通，Cs充放电，位线接放大器检测电流信号。破坏性读出：读出后要对信息进行重写,位线低，充电写1位线高，放电写0,A,B,.,28,DRAM存储原理,16K1SRAM16K1DRAM,.,29,DRAM存储原理16K1DRAM存储框图,.,30,DRAM结构示意图行列分时寻址（Multiplexing）RAS(RowAddressStrobe),.,31,CAS(ColumnAddressStrobe)SenseandRefreshAmplifiers,.,32,DRAM的特点可制成高容量高密度的存储器;功耗小.破坏性读出，需再生;速度相对慢;电容漏电，需动态刷新.再生（刷新）为保持存储信息，对电容进行充电以恢复原来的电荷。这一过程称为再生或刷新。采用“读出”方式进行再生。由于DRAM每列都有自己的读放，因此，只要依次改变行地址，轮流对存储矩阵的每一行所有单元同时进行读出，当把所有行全部读出一遍，就完成了对存储器的再生,.,33,DRAM的刷新读出方式进行刷新，行再生刷新周期2ms刷新方式集中式、分布式,2ms/1024行1953ns,.,34,DRAMvsSRAM引脚数少,封装尺寸小，存储容量较大；价格比较便宜；功率小。速度比SRAM要低；需再生，浪费时间；需配套的再生电路，消耗部分功率。,.,35,4.4非易失半导体存储器,1.只读存储器（ROM）,.,36,2.闪速存储器（FlashMemory）闪存的特点固有的非易失性廉价的高密性可直接执行性3.嵌入式系统中的flashmemory嵌入式系统存储器构成Bootloader启动过程,.,37,闪存和各种存储卡,.,38,.,39,4.5DRAM的研制与发展,EDRAMExtendedDRAMCDRAMCacheDRAMEDODRAMExtendedDataOutDRAMSDRAMSynchronyDRAM（168脚）RDRAMRambusDRAMDDRSDRAM（双倍速率同步动态随机存储器，184脚）DDR2SDRAM（240脚，4BitPrefetch技术）DDR3SDRAM（8BitPrefetch技术）IRAMIntegratedRAMASICRAM,.,40,2005年台北电脑展KingstonDDR26671G内存,.,41,4.6存储器与CPU连接,CPU对存储器进行读/写操作与总线（AB，DB，CB）的连接存储器芯片容量有限,为满足实际容量要求需存储器容量扩展,存储芯片数目确定原则：一个存储器的容量为MN位，用LK位的芯片设计需(M/L)(N/K)个存储器芯片,位扩展法扩充字长，增加位数，字并联字扩展法扩充字数，增加单元，字串联字位同时扩展法-,.,42,位扩展基本原理字长不够时，增加位数。加芯片实现字并联。设计步骤例16K4位16K8位1.计算片数2.安排芯片布局3.与CPU连线a.地址线b.数据线c.片选线d.读写控制线,16k14条地址线并联前四条数据线D0D3，后四条D4D7组成8位数据线CS并联各片，接地、R/W并联各片,.,43,位扩展连接方式,16K4位16K8位,.,44,字扩展增加存储器中字的数量，字串联字向扩充位数不变.由片选信号来区分各片地址16K8b字扩展法64K8b,设计步骤1.计算片数2.安排芯片布局3.与CPU连线a.地址线(A0A13并联)b.数据线(D0D7并联)c.读写控制线（并联）d.片选线(分时选择，四选一,片间地址线A14，A15),.,45,字扩展连接方式,16K8b64K8b,A0-A13,.,46,字位扩展计算芯片数存储器容量为MN位用LK位芯片需M/LN/K片芯片布局连接总线,DBABCBCS,例用Intel2114芯片（1k4）设计存储容量为4K8的存储器,.,47,A0A9,D0D3,CS,R/W,A0A9,D0D3,CS,R/W,A0A9,D4D7,CS,R/W,A0A9,D4D7,CS,R/W,A0A9,D0D3,CS,R/W,A0A9,D4D7,CS,R/W,1K4,2114,CPU,2：4,WE,D0D7,A0A9,MERQ,1K44K8,A0A9,A10A11,.,48,字位扩展连接方式,1K44K8,.,49,4.7多体交叉存储器,计算机中大容量的主存，可由多个存储体组成，每个体都有自己的读写电路、地址寄存器和数据寄存器，称为存储模块。如果在M个模块上交叉编址，则称为模M交叉编址。编址方式有两种：交叉方式、顺序方式,.,50,编址方式M*j+ij=0,1,2,L-1；i=0,1,2,M-1L：每一个体的字节数M：体数目,模块间地址连续模块内部地址不连续,.,51,交叉编址地址译码,00000000010001000011001000010100110001110100001001010100101101100011010111001111,.,52,模块间地址不连续模块内部地址连续,.,53,3.重叠与交叉存取控制多体交叉存储模块的访问方式同时访问交叉访问,.,54,4.多体交叉存储器存在的意义,charA34,.,55,本章作业,习题4.5，4.6.2005年考研题目1。设CPU有16根地址线，8条数据线，并用MREQ作访问存储器的控制信号，使用R/W作读写命令信号。要求存