模拟IC设计流程总结ppt课件

模拟IC设计流程总结,主要内容,模拟IC与数字IC的比较,模拟IC设计的特点,GeometryisanimportantpartofthedesignUsuallyimplementedinamixedanalog-digitalcircuitAnalogis20%anddigital80%ofthechipareaAnalogrequires80%ofthedesigntime,RequiresanabilitytograspmultipleconceptssimultaneouslyRequiresawiderangeofskills(fromsystemtotechnology)Beabletousesimulationcorrectly(Usageofasimulator)x(Commonsense)ConstantSimulatorsareonlyasgoodasthemodelsandtheknowledgeofthosemodelsbythedesignerSimulatorsareonlygoodifyoualreadyknowtheanswers,模拟IC需要掌握的技能,Dontusecomputerasasubstituteforthinking!,Simulation“truths”,模拟IC的设计流程,主要内容,模拟IC的设计书籍,逆向设计,逆向设计：借鉴以前成功的经验周期短见效快正向设计：提供系统解决方案周期长系列性,正向设计,逆向设计,逆向设计时的注意事项(一),多读SPEC，加深对芯片的理解。查找是否有ReliabilityReport，这对判断芯片的PIN脚有帮助。标注信号线最好由1-2人完成(3000个管子以上的版图除外)，养成边标线边纪录的习惯。提取版图是一个需要细心和耐心的过程。版图提取错误，会给随后的电路分析造成很大的麻烦和重复劳动，浪费时间，延缓进度。按照版图的布局分块提取版图，注明晶体管的类型，遵循版图原状，不要合并晶体管。提取版图时应先确定器件的类型，再从POLY层画出器件，然后再从METAL层画出连线。由下至上，提高效率。,逆向设计时的注意事项(二),整理电路时，应按照书上的标准模块电路的构架进行整理。熟悉书上的电路是关键。分析电路时，应先手动分析，然后仿真验证。划分电路功能模块时，要多看SPEC，要有系统的观念，从整个系统出发进行划分。小组内应该多交流，集思广益。提前准备好芯片的外围器件model，为整体仿真做好准备。整体电路仿真时，会经常调整子电路的参数和仿真条件。要做好每次仿真的记录说明，尤其是对netlist的修改。撰写DesignNote和SimulationReport，做好前端设计的结案数据。不必太详细，但要重点突出，容易理解。,正向设计,前端设计主要步骤如下：（1）熟悉Foundry的工艺，了解单管的I-VCurve，阅读仿真所用的lib文件。（2）确定电路中MOS管的最小W和L，数字电路部分和开关控制管一般取最小W和L。（3）确定SPEC，明确芯片所要达到的性能指标，即ElectricalCharacteristics和TypicalPerformanceCharacteristics。（4）搭建系统框图，确定主回路(实现主要功能所需模块)。（5）子电路设计(功能、结构、性能指标)。,（6）子电路仿真(功能验证、参数仿真、容差分析)。（7）整体电路仿真(功能验证、参数仿真、容差分析)。（8）撰写DesignNote和SimulationReport，做好前端设计的结案数据。（9）整理出最终电路图。标明走大电流的信号线，给出确定的电流值；标明需要匹配的器件；标明电路中的噪声源及对噪声敏感的信号线；标明需要特别注意的地方。为版图设计做好准备。,正向设计,实例：电压基准源的设计,等效电路图分析,电压基准源实际电路图,增加了RC网络改善基准电压的性能,主要内容,后端设计流程,版图设计书籍,后端设计步骤,后端设计主要步骤如下：（1）熟读Foundry提供的DesignRules，正确理解每一条掩模设计规则。挑出五六个具有代表性的规则熟记。（2）确定芯片的封装形式，做好芯片的Floorplan。（3）建立自己的Library，定义TechnologyFile和DisplayFile，做好基本的cell，以备调用。（4）合理搭建整体版图的轮廓，先确定Pad(包括ESD)和大器件(如功率管)的位置，然后进行主要信号线的布局，最后确定各个子电路模块的形状。（5）子电路模块的Layout，同时进行DRC(DesignRuleCheck)和LVS(LayoutVersusSchematic)。,（6）完成整体版图的拼接，注意模块与模块之间的走线。力求整体版图紧凑，无较大空隙。（7）进行整体版图的DRC和LVS验证，仔细检查每一个出错的地方，必须要达到零错误才能Goon。（8）进行整体版图的LPE(LayoutParasiticExtraction)，提取出网表并再次仿真验证电路的功能。（9）手动检查整体版图，确定无误后，导出GDSFile，交予Foundrytapeout。（10）进行在线光掩膜数据检视JDV(JobDeckView)。确认无误后Foundry开始生产制造。,后端设计步骤,版图设计的技巧(),PickFiveorSixNon-minDesignRules,PlentyofWideWiringandVias,DontBelieveYourCircuitDesigner,UseaConsistentOrientation,DontGoOverboard,Tip1-5,版图设计的技巧(),KeepOfftheBlocks,CareforSensitiveandNoisySignalsEarly,IfItLooksNice,ItWillWork,LearnYourProcess,DontLettheNoisyFindtheSubstrate,Tip6-10,版图设计的技巧(),CopyandRenameCellsbeforeMakingChanges,RememberYourHierarchyLevel,DrawBigPowerBuses,BreakUpLargeCircuit,COMMUNICATE!,Tip11-15,实例：电压基准源的版图,主要内容,版图设计工具VirtuosoLE,VirtuosoLayoutEditor版图编辑大师Cadence最精华的部分在哪里,VirtuosoLayoutEditor,界面漂亮友好,操作方便高效,功能强大完备,版图设计工具VirtuosoLE,当前选中层,全部可见或不可见,全部可选或不可选,版图验证工具Dracula,DivaDiva是Cadence的版图编辑大师VirtuosoLE集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。DraculaDracula是Cadence的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前被认为是布局验证的标准，几乎全世界所有的IC公司都拿它作sign-off的凭据。,Dracula的主要功能,1设计规则检查DRC*2电气规则检查ERC3版图与电路图一致性检查LVS*4版图参数提取LPE5寄生电阻提取PRE,Attention：Dracula的处理对象是GDSII文件！,GDSII格式转换,执行：CIWFileExportStream弹出如下窗口：,运行目录,输出文件名,Dracula之DRC,FunctionofDRC检查布局设计与制程规则的一致性。设计规则包括各层width、spacing及不同层之间的spacing、enclosure等关系。设计规则的规定是基于processvariation、equipmentlimitation、circuitreliability。特殊情况下,设计规则允许有部分弹性。,DraculaDRC验证步骤：把版图的GDSII文件导出到含有DRC规则文件的目录（rundirectory）下。更改DRC文件中的INDISK和PRIMARY值。在Terminal中，进入含DRC规则文件的运行目录下，依次输入如下命令：%PDRACULA%/gDRC文件名%/f%,Dracula之DRC,Dracula之DRC,打开待检验单元的版图视图，在工作窗口选择ToolsDraculaInterface，工具菜单里多出DRC、LVS等项。,选择DRC-setup，弹出如下图所示对话框，在RunDirectory栏中填入运行DRC的路径后，点OK，打开的版图中会出现错误标记。,Dracula之DRC,Dracula之DRC,Dracula之LVS,DraculaLVS验证步骤：1.把版图的GDSII文件导出到含有LVS规则文件的目录。2.把电路的hspice网表文件导出到含有LVS规则文件的目录。3.更改LVS规则文件中的INDISK和PRIMARY值。4.在Terminal中含LVS规则文件的目录下输入：%LOGLVS%cir网表文件名%con电路顶层名%x,Dracula之LVS,%PDRACULA%/gLVS文件名%/f%5.按上述步骤执行完LVS后，在工作目录下会生成名为lvsprt.lvs的文件，打开此文件可以查看LVS结果报告。如果版图与电路图匹配，会显示“LAYOUTANDSCHEMATICMATCHED”，否则，会列出Discrepancy项，并注有不匹配的部分在版图中的坐标和网表中的器件名。,Dracula之LVS,SetupenvironmentforLVS,Dracula之LVS,Selecterror,主要内容,结论,模拟IC设计工程流程,市场调研产品定义总体方案：电路设计：模块电路设计仿真,整体电路设计仿真layout设计：模块layout设计，整体layout设计，DRC，LVS，LVL；LPE做postsimulation验证；投片：掩模板（mask）制作，wafer生产，CP测试，wafer切割，IC封装，FT测试；样片测试：指标测试，功能测试，可靠性测试，高压、大电流、短路、高温、低温，testlimit制