《数字电子技术基础》第7章-时序逻辑电路的分析与设计资料.ppt

7.1时序逻辑电路的特点和分类,7.2时序电路的分析方法,7.3时序电路的设计方法,第7章时序逻辑电路的分析与设计,掌握:时序逻辑电路（计数器、寄存器、顺序脉冲发生器）的分析方法；集成计数器构成N进制计数器的方法；同步时序电路的设计方法。了解：异步计数器的设计方法。,教学基本要求,7.1.1时序逻辑电路的结构与特点,7.1时序逻辑电路的特点和分类,时序电路由组合逻辑电路（逻辑门等器件）和存储电路（触发器等器件）组成，电路中至少有一条反馈通路。,时序电路任一时刻的输出状态不仅取决于该时刻的输入状态组合，而且与电路状态有关，电路状态综合反映了在该时刻以前的全部输入序列值对电路的影响。,7.1.1时序逻辑电路的结构与特点,输出方程,状态方程,驱动方程,7.1.2时序逻辑电路的分类,1.按存储电路的器件分为脉冲时序电路和电平时序电路；,脉冲时序电路:存储电路全部由触发器组成，称。否则，称为电平时序电路。,2.按电路状态改变的方式分为同步时序电路和异步时序电路；,同步时序电路：更新状态的触发器，同步翻转。,异步时序电路：更新状态的触发器，有的先翻转，有的后翻转，即异步。,各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态同时改变一次。,各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化.,3.按输出的特性（依从关系）分为Moore型时序电路和Mealy型。,Moore型：输出仅与现态有关。,Mealy型：输出不仅与现态有关，还与输入有关。如图7.1.1,Yi(tn)=fMA(tn),Q(tn),Y(tn)=FQ(tn),7.2时序电路的分析方法,时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图逻辑图,一、时序电路功能描述方法,6种方式表示,这些表示方法在本质上是相同的，可以互相转换。,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,同步时序逻辑电路的分析方法,1、基本分析步骤：,计算,4,二、时序电路的基本分析方法,例7.1分析图示电路的功能,解：,1）写方程,2）求状态方程,3）列状态表,方法：将驱动方程代入触发器的特性方程求状态方程,驱动方程,特性方程,0,0,0,A=1,5,6,7,8,0,0,0,1,0,0,0,1,0,1,1,0,1,1,0,1,1,0,0,0,0,1,0,0,1,0,0,1,0,1,0,1,1,1,1,1,0,0,1,1,1,0,0,0,1,4）画状态图,5）分析结果：A=0，计数器保持原态；A=1，为同步二进制加法计数器。且能够自启动。所以该电路是一个可控的同步2进制加法计数器。,1.电路的状态,2.状态转换顺序,箭头指向次态,箭尾连接是原态,次态=原态,形成自环.,输入/输出取值,含义:电路处于原态时,加入输入值,所产生的输出值,如0/0,输入0时,输出为0.,画时序图,A=1,CP,翻转.,A=1,CP,Q0n=1,翻转.,列触发器变态条件F0：A=1，CPF1：A=1、Q0n=1，CP,例2,输出方程：,同步时序电路,驱动方程：,1,写方程式,2,求状态方程,T触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0,0,1,0,1,0,1,1,0,1,1,0,1,1,1,1,1,0,0,1,1,1,1,1,0,0,1,1,0,1,1,1,0,1,1,0,0,1,1,0,1,0,0,0,4,5,电路功能,当X0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：0011100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。,画状态图时序图,1/0,例,异步时序电路，时钟方程：,驱动方程：,1,写方程式,异步时序逻辑电路的分析方法,2,求状态方程,D触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,000,111,CPQ0Q1,111,110,CP,110,101,CPQ0,101,100,CP,100,011,CPQ0Q1,011,010,CP,010,001,CPQ0,001,000,CP,4,5,电路功能,由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。,画状态图、时序图,7.3时序电路的设计方法,实际逻辑问题,画出原始状态图,状态化简,状态编码,求时钟方程输出方程状态方程驱动方程,检查自启动,电路验证,画逻辑图,2,3,5,4,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,计算,电路图,状态图、状态表或时序图,1,2,3,4,5,6,7,6,例7.3.1用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入A101100111011110输出Y000000001000110,解：（1）画出原始状态图,S0,S1,S2,S3,1/0,A/Y,1/0,1/1,1/1,0/0,0/0,0/0,0/0,因此，从原始状态开始，要记录连续输入3个1及以上情况，大体设置4个状态。,S0表示原始状态，S1、S2、S3表示输入1个1、2个1、3个1。,A/Y表示输入/输出信号。,从S0开始，输入第一个1输出为0，状态转换到S1；,连续再输入一个1，输出为0，状态转换到S2；,连续输入第三个1输出为1，状态转换到S3；,此后，再连续输入1，输出总为1，状态保持S3。,无论电路处于何态，只要输入为0，都要回到S0，以便重新检测。,电路的主要目的：检测连续输入3个1，输出为1即可。,（2）状态化简,判断Si和Sj等价的方法是：分别以Si和Sj为现态，如果对应于输入的全部取值组合，同时满足2个条件：输出完全相同；次态相同或者交错或者循环，则Si和Sj等价。,由表看出，S2和S3是等价状态，因为它们在全部输入取值组合的情况下得到相同的输出和相同的次态。,例7.3.1的原始状态表,将S3合并为S2，得到简化的原始状态图。,最简原始状态图中只有3个状态，用2位二进制码对状态进行编码，并用2个下降沿触发的D触发器（）存储编码。,选择编码方案为S0=00,S1=01,S2=10，则得到二进制代码状态图：,（3）状态编码,注意：,状态=11未用，是无效状态，在后续的设计过程中作为无关项。,由状态图可得到复合卡诺图,(4)求时钟方程、输出方程、状态方程和驱动方程,按题意要求，采用同步时序电路，2个D触发器的时钟输入端都与输入时钟相连。即：,图中，每个方格表示次态（）和输出Y，未用的编码项（=11）作为无关项。,A,求时钟方程,求输出方程、状态方程,次态，即100之后的状态,复合卡诺图可折分为3张卡诺图：输出Y的卡诺图；次态和的卡诺图。,输出Y的卡诺图,A,已知D触发器的特性方程为,与D触发器的特性方程比较,求得2个触发器的驱动方程：,由2个触发器的状态方程：,求驱动方程,将无效状态=11代入状态方程中计算，绘出无效状态转换图。,该图表明从无效状态11进入有效状态00或10，设计的电路可以自启动。,10,1/1,0/0,（5）检查自启动,讲义中错,6）画逻辑图,按此方法，读者也可设计出Moore型序列检测器。,根据时钟方程、输出方程和驱动方程，画出时序电路，可见，它是Mealy型同步电路。,例7.4用JK触发器设计一个同步6进制计数器。,6进制有6个数码0、1、2、3、4、5，从低位到高位的进位规律是“逢6进1”。,解：（1）画原始状态图,一个同步6进制计数器有一个进位控制信号Y和6个状态S0、S1、S2、S3、S4、S5，分别表示6个数码0、1、2、3、4、5。,原始状态图有6个状态，用3位二进编码6个状态。,注意：状态图中未用的编码是010和101，作为无关项。,(2)状态化简,已是最简原始状态图。,(3)状态编码,编码方案有种。,选用3个下降沿触发的JK触发器存储3位二进制编码。,因为：000、001、010、011、100、101、110、111,(4)求时钟方程、输出方程、状态方程和驱动方程,由状态图绘出输出卡诺图,按题意要求，采用同步时序电路。,（a）输出Y的卡诺图,由输出卡诺图，求得输出方程,求时钟方程,求输出方程,求状态方程和驱动方程,由状态图绘出触发器次态的卡诺图,（b）的卡诺图,（c）的卡诺图,（b）的卡诺图,次态，即从000之后的状态,比较状态方程和特性方程，可得,JK触发器的特性方程为,每个触发器的状态方程:,将无效状态=010、101代入输出方程和状态方程中计算，绘出无效状态转换图。,表明无效状态形成循环，设计的电路不能自启动。,（5）检查自启动,有2种解决不能自启动的办法：重新做状态编码，求