CSR A6 硬件设计指导文档

.1章 介绍2章 启动配置SiRFatlasVI 支持多种启动介质，包括NAND flash 和SD卡以下的表格列出了各种由X_TEST_MODE5:0控制的启动模式，这些管脚内部没有上下拉电阻，所以在系统上电的时候没有默认值，建议使用一个0-10k的上拉/下拉电阻。使用电源为VDDIO_RTC。3章 供电系统VDD_core- (5A) VDDIO-（2A） VDDIO_L(1A) CDD_MEN(3.5A)VCC_SYS5V-(5A) VDDIO-N,VDDIO_RTC,VSS_ADC, 按照1A设计，VCC_SYS3V3 -（1A）其他的电源可以按照0.51A设计3.1 滤波 CSR推荐使用：17个100nF/0402 MLCC滤波电容对VDD_CORE进行滤波12个220nF/0402 MLCC电容对VDDIO_MEM其他的电源使用100nf的滤波电容进行滤波。4章 储存器特征 支持DDR2/DDR3/LPDDR2器件 16位数据模式 支持高达512MB,A14和CS1同用.支持时钟为400MHZ的DDR2/DDR3支持时钟频率为333MHZ的LPDDR2.支持1.35V/1.5V的DDR3的所有指令。支持ODT功能工作模式数字锁相环锁环/失锁模式；DDR3/LPDDR2模式；低电压模式开关状态；4.1原理图设计 4.3 PCB layout 指导 1，分组：数据组，地址组， 2，滤波以及电源走线。3，SI方面走线注意事项，3W原则，参考平面，阻抗控制等4 ，误差控制4.4 六层/八层板的 layout 指导4.5 测试点设计 在接收端进行测试设计，尤其是对读，写网络的测试。测试点必须放在靠近接收端，并且避免干扰。 差分对的测试点设计，在测试点附近放置地测试点/过孔，保证回流。5章UART1 对于使用NAND flash 和SD卡进行引导多媒体时，使用UART1下载非引导图像数据，这就意味着UART1必须用来做NAND flash和SD卡启动模型的调试接口 UART1的TXD/RXD管脚可以和SB1的DP/DM管脚复用，当X_USBONL为低电平时UART1信号可以通过USB1端口这是通过判定是否使用USB（高电平，还是使用UART1(低电平)，在这里USB只能是从机模式。只有当X_USBONL为高电平时USB的信号才可以通过USB1端口。6章 I2C信号线上接4.7K的上拉电阻。如果在I2C总线上接有多个I2C器件，保证这些器件同时上/掉电。否则总线被占用着。8章 USB 对地阻抗90 欧姆 在USB网络加上必要的EMD器件。9章 TSC/ADCPCB layout 指导模拟走线尽量短。所有的模拟电路网络使用AGND作为参考地，特别是单端信号。处理输入走线的时候特别需要注意，任何的噪声耦合都被当做输入信号，由此会降低ADC的动态范围。所有参考线，等电平走线，电源走线尽量宽，为了保证走线的阻抗和增大走线宽度，可能需要进行隔层参考。在进行换层的时候，多打过孔。10章 SD/多媒体SD0/1采用SD和NAND_flash共用，只有SD2是全接口。SD3和SPI共用，SD5和GPS共用，SD5有一个固定的电源域所有SD信号都必须外加一个10k至100k的上拉电阻（开漏接口）。SD在3.0V时支持高达50m的时钟频率。和数据以及CMD信号相连的上拉电阻必须接到SD电源上，所有的SD/MMC芯片都必须在系统掉电后1ms内保持低于0.5V,否则在系统配置启动后将不会别识别，所有建议使用快速充电UC，例如AAT4280ICU-3-T1.使用MMC4.4芯片作为boot时，将X_SD_VCC_ON_0连接到MMC芯片的复位管脚。11章 视频输出所有信号走线等长12章LCD所有信号线等长。13章 振荡电路注：在设计时进行模式选择和晶体选型需参考各个端口电压。错误的模式选择和器件选型会对XIN损坏。在晶振电路中的电容需要满足振荡的基频，具体可以通过计算其中：C1,C2是电路中的电容，Cs是3.5pF.PCB layout 指导 电容，晶体，电阻会对其他信号产生干扰，所以尽量摆在一起，晶体输出信号必须通过C1C2才可以进入芯片管脚。振荡电路下面保证地平面的完整，并进行包地处理，在晶体下方打地孔确保回流路径。14章复位在RTC电源稳定后保持x_rtc_rst至少400ms的低电平，以保证RTC复位复位源1， 上电复位，系统上电后，电源管理器产生复位信号系统复位。2， 软件复位，软件控制，复位后，外部存储器自行更新，大部分功能模块复位3， 热复位（调试口），看门狗复位，效果和软件复位一样。4， 图像/多媒体复位，15章 通用I/O口GPIO口有两种情况1，和LCD共用 没有高电平输入误差限度 没有自动防护装置 默认为输入2，和其他功能共用 3.3V自动防护 5V的容差为3.3V在这种情况下需要串接一个33欧姆的电阻 3.3V的容差为2.8V,18.V 默认为输入3 GPIO0GPIO3和GPIO6为RTC电源域。4，VDDIO_N, VDDIO_L and VDDIO_SD2和VDDIO同时开/关防止发生开漏。5，当状态保持功能开启的时候，一下情况是不能一同激活的 输入为上拉状态，但是PAD被另外一个芯片强迫低/高电平 输出为高时，但是PAD被另外一个芯片强迫低/高电平 输出为低时，但是PAD被另外一个芯片强迫高电平16章音频16.1 音频控制相关管脚16.2音频电路设计1，提供2W输出功率 2，A6输出端到PA之间设计一个带通滤波器进行滤波。电路如下分析：R1,C1组成一个F=1/2Pi*RC=86KHZ的低通滤波器，R2,C2组成一个截止频率为33KHZ的高通滤波器。则通过的带宽为33K86KHZ。而DAC固定采样频率为44K，16.3 音频ADC的电路设计为了防止信号的跳动在输入端口添加一个10K的电阻。16.4 PCB layout 指导 1，把音频部件尽量在同一层上靠近摆放，“一”字形摆放，远离高频信号，数字区，远离干扰源（开关电源等）2，把microphones摆放在远离噪声源例如强驱动器（风扇，卡片驱动，扬声器，硬盘）。3，音频走线时尽量走在同一层，而且走线宽度为12mil，确保音频走线下面至少有一个地平面和其他数字信号隔离，如果没有地平面则需要进行包地处理。4，在走差分输出信号线的时候，两根信号（N/P）尽量靠近，走单端走线的时候满足3w原则，为了确保输出功率输出走线尽量宽，推荐走20mil。5，功率控制回路走线尽量加粗，回路尽量小。6，音频供电系统确保通过严格滤波，保证电流过流能力（功率保证）。7，所有音频走线在模拟区。17章 NAND_flash17.1 NAND_flash断电硬件设计 使用条件：确保在系统运行时候不会突然掉电。或者保证在芯片电源掉电后保证不少于5ms的高电平（2.7V）并且保证NAND的WP管脚保持高电平。对于一个4K的页容量的芯片，C167必须为100uf。（？）17.2NAND写保护 在上电和掉电