第5章 时序逻辑电路

,数字电子技术第5章时序逻辑电路,5.1概述5.2时序逻辑电路的分析方法5.3若干常用的时序逻辑电路5.3时序逻辑电路的设计方法,5.1概述,反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。,时序逻辑电路的特点,1、功能特点,而且取决于上一个时刻的输出状态。,包含组合逻辑电路和存储电路；包含反馈电路。,任一时刻的输出信号不仅取决于此时刻的输入信号，,2、电路特点,时序电路的特点：（1）含有记忆元件（最常用的是触发器）。（2）具有反馈通道。,直观描述时序电路中全部状态转换关系的方法：状态转换表、状态转换图和时序图。状态转换表的列写方法：任意设定电路的1组输入变量取值和1种初态，代入该电路的状态方程和输出方程，得到电路的次态和输出；以得到的次态作为新的初态，连同此时的输入变量取值，再代入状态方程和输出方程，得到新的次态和输出，直至将电路中全部状态转换关系全部列成表格即可。时序图是在一系列时钟脉冲的作用下，电路的状态和输出随时间变化的波形图。,二、时序逻辑电路的分类1、按各触发器接受时钟信号的不同分类：同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。2、根据输出信号的特点摩尔型：输出信号的状态仅仅取决于存储电路的状态米勒型：输出信号的状态不仅取决于存储电路的状态，还取决于输入变量。,5.2时序逻辑电路的分析方法5.2.1同步时序逻辑电路的分析方法,同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑图，找出其逻辑功能。分析步骤：1.根据逻辑图，写驱动方程；2.写状态方程；3.写输出方程；4列出状态转换表；5画出状态转换图；6分析结果，画出时序图，分析电路逻辑功能。,二、举例,试分析下图时序电路的逻辑功能。,解：,1）输出方程,Y=Q3Q2,2）驱动方程,J3=Q2Q1；,3)状态方程,K1=1,J2=Q1；,K3=Q2,Q3,Q2,Q1,Y,CP,4）状态转换表,CP的顺序,Q3Q2Q1,Y,设：0000,设：0111,则：1000,则：,1,0,0,1,2,0,1,0,3,0,1,1,4,1,0,0,5,1,0,1,6,1,1,0,0,0,0,0,0,0,1,7,0,0,0,0,已知：,5）状态转换图,/0,/1,/0,/0,/0,/0,/0,/1,6）时序图,7、分析电路的功能,8、检查自启动,由状态转换表知，此电路能自启动。,1234567,随CP的输入，电路循环输出七个稳定状态，,所以是七进制计数器。,Y端的输出是此七进制计数器的进位脉冲。,1,1,0,0,0,0,5.1.2异步时序逻辑电路的分析方法,异步时序电路的分析步骤：写时钟方程；写驱动方程；写状态方程；写输出方程。,CP1=Q0（当FF0的Q0由01时，Q1才可能改变状态。）,举例,试分析如图所示的时序逻辑电路,该电路为异步时序逻辑电路。具体分析如下：,（1）写出各逻辑方程式。,时钟方程：,CP0=CP（时钟脉冲源的上升沿触发。）,输出方程：,各触发器的驱动方程：,（3）作状态转换表。,（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：,（CP由01时此式有效）,（Q0由01时此式有效）,00,1,0,0,0,1,1,11,0,1,0,10,1,0,01,0,0,0,（4）作状态转换图、时序图。,（5）逻辑功能分析该电路一共有4个状态00、01、10、11，在CP作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。,5.3若干常用的时序逻辑电路5.3.1寄存器合和移位寄存器,基本寄存器,（用四块D触发器构成）,若输入：1001,0000,1）、电路结构,存入：1001,2）、工作原理,存数指令,CP,Q0,Q1,Q2,Q3,D0,D1,D2,D3,如图所示为4位寄存器74LS175的逻辑图。该寄存器具有异步清零功能，当=0时，触发器全部清零；当=1，出现上升沿时，送到数据输入端的数据被存入寄存器，实现送数功能。由于此寄存器是由边沿触发器构成，所以其抗干扰能力很强。,二、移位寄存器,移位寄存器不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。,1单向移位寄存器,（1）右移寄存器（D触发器组成的4位右移寄存器）右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。,右移寄存器的时序图：,由于右移寄存器移位的方向为DIQ0Q1Q2Q3，所以又称上移寄存器。,在4个CP作用下，输入的4位串行数码1101全部存入了寄存器中。这种方式称为串行输入方式。,（2）左移寄存器,2双向移位寄存器将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。,左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。,2双向移位寄存器将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。,74194为四位双向移位寄存器。,DSL和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。,Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。,74194的功能表,5.2.2计数器,计数器是能够用来记录输入脉冲的个数的逻辑电路。按照计数器中的各个触发器状态翻转先后，可分为同步计数器和异步计数器；按照计数过程中，数字的增减可分为：加法计数器、减法计数器和可逆计数器；按照计数过程中数字的编码方式可分为：二进制计数器和二-十进制计数器等。按照计数容量可分为：十进制计数器、十六进制计数器、进制计数器等。,计数器,计数器,同步,异步,二进制,十进制,任意进制,二进制,十进制,任意进制,加法，减法，可逆,加法，减法，可逆,加法计数器：随cp的输入，电路递增计数,减法计数器：随cp的输入，电路递减计数,可逆计数器：随cp的输入，电路可增可减计数,一、同步计数器,(一)同步二进制计数器,1、同步二进制加法计数器,CP,T0=1,Q0,T1,Q1,T2,Q2,C,Q3,T3,T0=1；,T1=Q0；,T2=Q1Q0；,T3=Q2Q1Q0,C=Q3Q2Q1Q0,(2)驱动方程,(1)输出方程,（四块T触发器组成）,已知：,C=Q3Q2Q1Q0,(3)时序波形图,0,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,1,1,1,0,1,1,1,1,1,0,0,0,0,(4)状态转换情况,(5)分析功能：,这是十六进制计数器(也是四位二进制加法计数器)计数容量为24-1=15,2、集成四位二进制加法计数器74LS161,Q1、Q2、Q3端分别为四分频、八分频和十六分频端。,Q0端为二分频端。,Q0端输出脉冲的频率为1/2f，,若CP的频率为f,计数器的另一个作用是分频：,逻辑符号,CP：时钟输入端,EP、ET：功能转换端,C：进位输出端,D3D2D1D0：预置数的输入端,异步清零。,74161具有以下功能：,计数。,同步并行预置数。,RCO为进位输出端。,保持。,3、同步二进制减法计数器,1,0000,0,工作特点：随CP的不断输入，电路递减计数。（略）,XXXX,0,1,XXXX,XXXX,0,例如：,0011,0011,4、四位二进制可逆计数器74LS191,逻辑符号,（二）同步十进制计数器,集成同步十进制加法计数器有74LS160。电路框图、功能表和74LS161相同，但输出只有00001001十个稳定状态。,集成同步十进制可逆计数器有74LS190。电路框图、功能表和74LS191相同。,功能表,1,X,1,X,保持,0,X,X,预置数,0,1,0,加法计数,0,1,1,减法计数,X,进位输出函数C=Q3Q0,74LS160的状态转换图,（Q3Q2Q1Q0）,tpd,tpd,二、异步计数器,1、异步二进制计数器,构成（以三位为例）,时序图,计数状态（在时序图上读）,2、异步十进制计数器（略）,1,FF0,FF1,FF2,CP0,CP1,CP2,Q0,Q1,Q2,(CP1),(CP2),tpd,功能说明（表1）,3、异步二五十进制计数74LS290,CP输入端,进制,输出状态,分频端,CP0,Q0,二,0、1,Q0为二分频端,CP1,Q3Q2Q1,五,000100,Q3为五分频端,CP1,Q3Q2Q1Q0,十,00001001,Q3为十分频端,且Q0与CP1相连,输出端,CP1,CP0,Q0,Q1,Q2,Q3,功能说明,异步置0端,RO1RO2,异步置9端,S91S92,功能说明,11,X0,11,01,置0,0X,11,X0,11,置9,00,00,计数,（表2）,逻辑符号,用作十进制时的连线,VCD,三、任意进制计数器的构成方法,用N进制计数器，构成M进制计数器,（一）MN的情况,（用多片N进制计数器组合构成）,1、连接线路,CP,1,Y,（1）,（2）,并行进位方式,例,试用两片74LS160构成百进制计数器。,2、连接方式与特点,1）异步CP方式。低位的进位信号是高位的时钟。,2）两片的EP、ET恒为1，都处于计数状态。,3、进制M,M=1010=100,高位的C端是此计数器的进位输出端，进位信号为Y=1。,高位、低位各自能输出10个稳定状态：,1、连接线路,CP,1,Y,（1）,（2）,串行进位方式,例,电路如图，试分析电路为几进制计数器，两片之间是几进制。,解：,1、连接方式与特点,异步CP方式。（1）片Y端的进位信号是（2）片的时钟。,（1）片是10进制，,当两片计数到0001、0010状态时，电路整体清零。,Y端是此计数器的进位输出端，进位信号为Y=0。,（即：两片之间是10进制）。,0001,0010,例,电路如图，试分析电路为几进制计数器，两片之间是几进制。,解：,（1）片的进位信号控制（2）片的使能端，,Y端是此计数器的进位输出端，进位信号为Y=0。,两片之间是16进制。,当两片计数到0100、0010状态时，,同步CP方式。,（2）片仅在ET=EP=C1=1的时间内计数。,1、连接方式与特点,0100,0010,电路总体置入0。,练习：试用两片同步十进制加法计数器74LS160接成十八进制计数器（采用置数法）,仿真,四、移位寄存器型计数器,一般结构：,反馈函数：,D1=F（Q1，Q2，Qn）,反馈函数不同，电路循环输出的状态也就不同。,（一）环形计数器,1、电路结构,2、反馈函数,D1=Qn,3、状态转换图,(a),(b),(c),(d),(e),(Q1Q2Q3Q4),若取(a)为有效循环，则(b)(e)就为无效循环。,(a)的循环长度为n=4,(n是触发器的位数）,从状态转换图知，此电路不能自启动。,接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。,（一）扭环形计数器,1、电路结构,2、反馈函数,3、状态转换图,若取(a)为有效循环，则(b)为无效循环。(a)的循环长度为2n。,在(a)循环状态中，由于电路每次状态转换时，只有一位触发器改变状态，因而将电路状态译码时不会产生竞争冒险现象。,此电路不能自启动。接入适当的反馈逻辑电路，可以将电路修改为能够自启动的电路（从略）。,（a),(b),（三）最大长度移位寄存器型计数器,1、最大长度,循环长度为2n-1（除0以外）,2、一般电路结构,3、举例（以n=3为例）,1）电路结构,3）状态转换图,4）此电路不能自启动。接入适当的反馈逻辑电路，能够使电路自启动,D1=Q2Q3,2）反馈函数,5.4时序逻辑电路的设计方法,时序电路的设计是根据已知逻辑功能，设计出能够实现该逻辑功能的最简单的电路。1、设计步骤：1）进行逻辑抽象，得出原始的状态转换图（1）根据给定的逻辑功能，确定输入变量和输出变量及电路的状态数，并用相应的字母表示。（2）定义输入、输出变量和电路的状态，并对电路的状态进行编号。（3）画出原始的状态转换图或列出原始的状态转换表。2）状态化简等价状态：两个电路状态，在相同的输入下，有相同的输出，并且转换到同样一个次态。3）状态分配根据电路的状态数确定所用触发器数目所需满足的式子：,然后给电路的每一种状态分配与之对应的触发器状态组合。4）确定触发器的类型，并求出电路的状态方程、驱动方程和输出方程。确定触发器类型后，可根据实际的状态转换图求出电路的状态方程和输出方程，进而求出电路的驱动方程。5）根据得到的驱动方程和输出方程，画出相应的逻辑图。6)判断所设计的电路能否自启动。,例：设计一个带进位位输出端的十三进制计数器解：计数器没有输入逻辑变量，属于同步型摩尔时序电路。具有十三个有效状态，C：进位输出逻辑变量。,状态转换图,M=13，故应使用4触发器,次态逻辑函数/进位输出逻辑函数卡诺图,状态方程：,输出方程：,若选用JK触发器组成该电路，将状态方程变换成JK触发器特性方程标准形式。,十三进制同步计数器,例:设计一个七进制计数器,1、循环输出S0、S1、S2、S3、S4、S5、S6、七个状态。,解：,/0,/0,/0,/0,/0,/0,/1,2、确定触发器个数n,/0,/0,/0,/0,/0,/0,/1,3、编码,XXX/X,100/0,001/1,101/0,010/0,110/0,011/0,111/0,Q1Q2Q3/C,4、填总的次态/输出卡洛图,分解卡洛图,X101,0101,X011,0011,X000,1111,X010,0000,如果按常规合并最小项，则：,如果将XXX定义为有效循环中的任意一个状态，例如将XXX定义为010，电路将能自启动。,3、为了自启动，合理确定无关项的次态,因为它表明000的次态仍为000。,电路将不能自启动。,此时，最小项的合并如图。,4、写状态方程和输出方程,Q1n+1=Q2Q3,Q3n+1=Q2,5、确定触发器的类型，写驱动方程,若用JK触发器组成这个电路，就将状态方程化成JK触发器特性方程的标准形式：,驱动方程,6、根据驱动方程和输出方程画逻辑图,7、画状态转换图,/0,/0,/0,/0,/0,/0,/1,其它时序逻辑电路的设计,设计的一般步骤：,1、逻辑抽象：得出电路的状态转换图或状态转换表,2、状态化简,3、状态分配,4、选定触发器的类形求出电路的状态方程、驱动方程和输出方程。,5、根据驱动方程和输出方程画出逻辑图,6、检查电路能否自启动。,例：设计一个串行数据检测器，对它的要求是，连续输入3个或3个以上的1时，电路输出1，其它