6.5、常用时序逻辑功能器件

6.5、常用时序逻辑功能器件,本章介绍两种主要的时序逻辑功能器件计数器、寄存器。,计数器：累计脉冲个数，并可用于分频、定时、产生节拍脉冲信号等。,寄存器：能存储二进制数码信息，实现数码的寄存、移位、传输等操作。,6.5.1、计数器,分类：,按时钟脉冲的输入方式：同步计数器和异步计数器。,按进位体制：二进制计数器和非二进制计数器。,按计数过程中数的增长趋势：加计数、减计数和可逆计数。,一、二进制计数器由n个触发器可组成n位二进制计数器，计数模数为2n，计数范围为02n-1。,000,Q2Q1Q0,001,010,011,100,101,110,111,状态转换图：,二进制计数器的状态变迁：,根据状态变迁图可知：每来一个脉冲最低位的状态翻转一次；而最低位的状态从1变为0，导致次低位的状态翻转；同样次低位的状态从1变为0，导致次高位的状态翻转；次高位的状态从1变为0，导致最高位的状态翻转。,1、二进制异步计数器,（1）、二进制异步加计数器,、电路工作原理,根据D触发器的特性方程：Qn+1D（上升沿触发）。,根据电路图和状态转换图得时序图：,CP,Q0,Q1,Q2,从时序图可知：Q0、Q1、Q2的周期分别是计数脉冲周期的2倍、4倍、8倍。即Q0、Q1、Q2分别对CP脉冲进行二分频，四分频，八分频。因此计数器也可以作分频器。,若脉冲信号的频率一定，则周期一定（设为T秒），则计n个脉冲可达到定时nT秒目的。,作节拍信号产生器：如每隔3个CP脉冲产生一个节拍脉冲信号。,作定时器：,作分频器：,问题：用JK触发器怎么构成二进制异步计数器？,（2）、二进制异步减计数器,000,Q2Q1Q0,111,110,101,100,011,010,001,状态转换图：,小结,n位异步二进制计数器由n个处于计数状态的触发器组成(对于D,式由触发器的触发信号类型及加、减计数方式决定。,二进制异步计数器的高位触发器的状态翻转必须在低位产生进,位信号或借位信号之后才能实现。因此称为串行计数器。其计数速度较低。,2、二进制同步计数器,电路结构特点：各触发器的CP脉冲端连接在一起。当计数脉冲到来后，应该翻转的触发器同时翻转。这种计数器称为并行计数器。,（1）、二进制同步加计数器,a、电路结构：,b、电路工作原理：,J0K01,J1K1Q0,J2K2Q1Q0,J3K3Q2Q1Q0,000,Q2Q1Q0,001,010,011,100,101,110,111,状态转换图：,c、时序图,1td,CP,Q0,Q1,Q3,Q4,根据时序图可知：每个触发器的延时均为1td。因此同步计数器的工作速度比异步计数器的工作速度快。,同理若使：,则构成同步减1计数器。,（2）、二进制同步可逆计数器,设置一个控制端X，当X为0时作减计数器，当X为1时作加计数器。,J0K01,二、非二进制计数器,不是按二进制计数规则计数的计数器，最常用的是十进制计数器。,下面从设计的角度介绍8421码十进制同步加计数器：,（1）、状态图、,0000,Q3Q2Q1Q0,0001,0010,0011,0100,0101,0110,0111,十进制计数器状态转换图：,1000,1001,（2）、状态表及驱动表,（3）、求驱动方程,（4）、画出电路图,(5)、检查电路的自启动能力,0000,Q3Q2Q1Q0,0001,0010,0011,0100,0101,0110,0111,1000,1001,1111,1110,1011,1101,1010,1100,电路能从无效状态进入到有效状态，所以电路具有自启动能力。,三、集成计数器,集成计数器典型产品一览表：,1、集成计数器74LVC161、74LS193、74LS290,（1）、74LVC161的功能（CMOS型）,芯片引脚图：,CEP、CET：计数器使能控制端。ABCD：预置数据输入端。,TC：进位输出端。QAQBQCQD：数据输出端。,同功能的产品：74HC161、74HCT161、74161,74LVC161的功能表,74LVC161的四个功能：,时序图,（2）、74193的功能（二进制同步可逆计数器）,异步清零：Rd1。,异步并行预置数：RdLD0。,加计数：Rd0，LD1，CPD1。对CPU进行计数。,减计数：Rd0，LD1，CPU1。对CPD进行计数。,74193引脚图：,A、B、C、D：数据输入端。,QD、QC、QB、QA：计数输出端。,RD：清零端。LD：预置端。BO：借位输出。CO：进位输出。,CPU：加计数时钟，CPD：减计数时钟,同功能的产品：74HC193、74HCT193,74193逻辑电路图,（3）、74LS290的功能,74LS290是异步二五十进制加计数器，电路结构如图：,R9(1)、R9(2)：置9输入端。,R0(1)、R0(2)：置0输入端。,CP1、CP2：时钟脉冲。,Q0、Q1、Q2、Q3：计数输出。,74LS290的功能表,当R0(1)R0(2)1，R9(1)R9(2)0时，清零。,当R9(1)R9(2)1时，置1。,当R0(1)R0(2)R9(1)R9(2)0时，CP的下降沿计数。,同功能的产品：74LS290、74HC290、74HCT290,时钟脉冲从CP1输入，Q0作为输出端，则构成一个独立的1位二进制计数器,时钟脉冲从CP2输入，Q3Q2Q1作为输出端，则构成一个独立的异步五进制计数器,十进制计数器,将Q0与CP2相连，时钟脉冲从CP1输入，Q3Q2Q1Q0作为输出端，则构成8421BCD码十进制计数器。,如果将Q3与CP1相连，时钟脉冲从CP2输入，从高位到低位的输出为Q0Q3Q2Q1，则构成5421BCD码十进制计数器。,2、用集成计数器构成任意进制计数器,若选M进制的计数器构成N进制计数器，则当：MN可使用单片计数器，否则MN,要用多片构成。,例：用74161构成9进制计数器。,思路：74161有16个状态，构成9进制计数器时必须设法跳过1697个状态。,（1）、反馈清零法,QDQCQBQA,1001,1000,0000,0001,0010,0111,0110,0101,0100,0011,注意：同步清零和异步清零的区别。,本章重点,（2）、反馈置数法,QDQCQBQA,1000,0000,0001,0010,0111,0110,0101,0100,0011,注意：同步预置和异步预置的区别。,a、从0000开始计数,a、从0111开始计数,CETCEPCP,CRABCD,RCOPE,QAQBQCQD,1,74161,11CP,11110,QDQCQBQA,1111,0111,1000,1001,1110,1101,1100,1011,1010,2、用集成计数器构成任意进制计数器,例：用74HCT161构成256进制计数器。,因为N256、M16，而1616256，因此可使用两片74HCT161构成256进制计数器。,方法一、并行进位方式（低位的进位信号作为高位的计数使能信号）,方法