信息材料基础第二章微电子材料与器件PPT课件

-,1,2.1半导体物理基础,2.1.1半导体性质,电导率介于金属和绝缘体之间的材料称为半导体。,纯净半导体的电导率随温度升高而指数增加,杂质的种类和数量决定着半导体的电导率,可以实现非均匀掺杂,半导体的电导率受光辐照和高能电子等的影响,-,2,硅(Si)、锗(Ge)原子结构及简化模型：,-,3,完全纯净的半导体称为本征半导体。它们是制造半导体器件的基本材料。,硅和锗共价键结构示意图：,本征半导体,-,4,共价键具有很强的结合力。当T=0K（无外界影响）时，共价键中无自由移动的电子。,这种现象称,本征激发。,本征激发,-,5,当原子中的价电子激发为自由电子时，原子中留下空位，同时原子因失去价电子而带正电。,当邻近原子中的价电子不断填补这些空位时形成一种运动，该运动可等效地看作是空穴的运动。,注意：空穴运动方向与价电子填补方向相反。,自由电子带负电,半导体中有两种导电的载流子,空穴的运动,空穴带正电,-,6,温度一定时：激发与复合在某一热平衡值上达到动态平衡。,热平衡载流子浓度,热平衡载流子浓度：,本征半导体中,本征激发产生自由电子空穴对。,电子和空穴相遇释放能量复合。,-,7,N型半导体：,杂质半导体,简化模型：,本征半导体中掺入少量五价元素构成。,-,8,P型半导体,简化模型：,本征半导体中掺入少量三价元素构成。,-,9,2.1.2半导体能带结构,电子共有化量子态能级,电子填充能带模型,当原子组合成晶体后，电子的量子态将发生质的变化，它不再是固定于个别原子上运动，而是穿行于整个晶体中，电子运动的这种变化称为“共有化”。,-,10,施主能级,受主能级,-,11,2.1.3半导体材料分类,元素半导体：Si、Ge、P、C化合物半导体：GaAs、GaP、GaN固溶体半导体：Si-Ge、Ga1-xAlxAs、HgxCd1-xTe超晶格半导体：GaAs/AlGaAs组分型、掺杂型、应变型,-,12,2.2.1p-n结的形成,2.2集成电路基础,由于N型半导体中有富裕的自由电子，而P型半导体中有富裕的自由的空穴，所以当P型和N型半导体接触时，P型半导体中的空穴就会向N型中扩散，而N型半导体中的电子向P型中扩散，结果是P型端带负电，而N型端带正电。因而会形成内建电场，内建电场的方向从N型端指向P型端，从而又阻止电子和空穴的扩散。最后，依靠电子和空穴浓度梯度的扩散和内建电场的电作用达到平衡，在接触面附近形成一个耗尽层，即p-n结。,-,13,利用掺杂工艺，把P型半导体和N型半导体在原子级上紧密结合，P区与N区的交界面就形成了PN结。,N型,PN结,p-n结的形成,-,14,半导体PN结能带图,-,15,半导体PN结能带图,-,16,2.2.2双极型晶体管,由两个相距很近的PN结组成,又称三极管,-,17,NPN晶体管的偏置情况,在正常使用条件下，晶体管发射结加正向小电压，称为正向偏置；收集结加反向大电压，称为反向偏置。具有放大信号的功能。,-,18,2.2.3场效应晶体管（FET）,场效应晶体管分类,-,19,S源极；G栅极；D漏极,MOS场效应晶体管的结构,N沟MOSFET，电位低的一端为源，电位高的为漏；P沟MOSFET，电位高的一端为源，电位低的为漏；,MOS场效应晶体管,-,20,结型场效应管,金属半导体场效应管,N,N,-,21,2.2.4集成电路发展简史58年，锗IC59年，硅IC61年，SSI（10100个元件/芯片）62年，MOSIC63年，CMOSIC64年，线性IC,-,22,65年，MSI（1001000个元件/芯片）69年，CCD70年，LSI（100010万个元件/芯片），1KDRAM71年，8位MPUIC，400472年，4KDRAM，I2LIC77年，VLSI（10万1000万个元件/芯片），64KDRAM，16位MPU80年，256KDRAM，2m84年，1MDRAM，1m85年，32位MPU，M68020,-,23,86年，ULSI（1000万10亿个元件/芯片），4MDRAM(8106,91mm2,0.8m,150mm)，于89年开始商业化生产，95年达到生产顶峰。,88年，16MDRAM（3107,135mm2,0.5m,200mm），于92年开始商业化生产，97年达到生产顶峰。,91年，64MDRAM（1.4108,198mm2,0.35m,200mm），于94年开始商业化生产，99年达到生产顶峰。,92年，256MDRAM（5.6108,400mm2,0.25m,200mm），于98年开始商业化生产，2002年达到生产顶峰。,-,24,95年，GSI（10亿个元件/芯片），1GDRAM（2.2109,700mm2,0.18m,200mm），2000年开始商业化生产，2004年达到生产顶峰。,97年，4GDRAM（8.8109,986mm2,0.13m,300mm），2003年进入商业化生产。,-,25,人的大脑：约有140亿个脑细胞，每个脑细胞可完成“异或”或“或非”功能，长度约为150m，消耗的能量约为0.2pJ。,比一比！,大规模集成技术：可在14cm2的面积上制作出140亿个具有同样功能的器件，每个器件的长度约为15m，消耗的能量约为0.005pJ，工作寿命可达10亿小时以上。,-,26,集成电路工业发展的第一定律即所谓摩尔定律。Intel公司的创始人之一戈登摩尔先生在1965年4月19日发表于电子学杂志上的文章中提出，集成电路的能力将每年翻一番。1975年，他对此提法做了修正，称集成电路的能力将每两年翻一番。摩尔定律现在的表达是：在价格不变的情况下，集成电路芯片上的晶体管数量每18个月翻一番，即每3年乘以4。,2.2.5集成电路的发展规律,-,27,集成电路工业发展的另一些规律为建立一个芯片厂的造价也是每3年乘以4；线条宽度每6年下降一半；芯片上每个器件的价格每年下降30%40%；晶片直径的变化：60年：0.5英寸，65年：1英寸，70年：2英寸，75年：3英寸，80年：4英寸，90年：6英寸，95年：8英寸（200mm），2000年：12英寸（300mm）。,-,28,2.2.6集成电路分类,按集成电路功能：数字集成电路和模拟集成电路按结构形式分类：半导体集成电路、膜集成电路和混合集成电路按有源器件类型和工艺：双极型集成电路和MOS集成电路按规模大小分类：小规模、中规模、大规模、超大规模、甚大规模、巨大规模。,指在一块玻璃或陶瓷基片上，用膜形成技术和光刻技术等形成的多层金属和金属氧化物膜构成电路中全部元器件及其互联而实现某种电路功能的集成电路。,-,29,2.2.7集成电路的发展展望目标：集成度、可靠性、速度、功耗、成本努力方向：线宽、晶片直径、设计技术,美国19922007年半导体技术发展规划,-,30,美国19972012年半导体技术发展规划,-,31,我国国防科工委对世界硅微电子技术发展的预测,-,32,可以看出，专家们认为，至少在未来10年内，IC的发展仍将遵循摩尔定律，即集成度每3年乘以4，而线宽则是每6年下降一半。,硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体。目前硅器件与集成电路占了2000多亿美元的半导体市场的95%以上。,硅微电子技术发展的几个趋势1、单片系统集成（SOC）2、整硅片集成（WSI）3、半定制电路的设计方法4、微电子机械系统（MEMS）5、真空微电子技术,-,33,硅技术以外的半导体微电子技术发展方向,1、GaAs技术电子漂移速度快（硅的5.7倍），抗辐射能力强，因此在武器系统中有重要作用。,2、GeSi/Si异质结技术与目前已极为成熟的硅工艺有很好的兼容性，但可制成比硅器件与集成电路频率更高，性能更好的器件与集成电路，被誉为第二代硅技术。,3、宽禁带材料及器件技术主要有SiC与GaN材料，主要优点是工作温度可高达300摄氏度以上，因此在军用系统中有重要的应用价值。,-,34,2.2.8集成电路发展面临的问题,1、基本限制如热力学限制。由于热扰动的影响，对数字逻辑系统，开关能量至少应满足ES4kT=1.6510-20J。当沟道长度为0.1m时，开关能量约为510-18J。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，但现在的最小加工单位远远大于这个数值。,2、器件与工艺限制,3、材料限制硅材料较低的迁移率将是影响IC发展的一个重要障碍。,4、其他限制包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。,-,35,2.2.9集成电路基本工艺技术,器件设计芯片制造封装,电路设计,材料制备,-,36,CrystalGrowth,Slicing,GraphiteHeater,SiMelt,SiCrystal,Polishing,Wafering,HighTemp.Annealing,Furnace,AnnealedWafer,DefectFreeSurfacebyAnnealing,(SurfaceImprovement）,SurfaceDefectMap,PolishedWafer,-,37,横向加工：图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）。纵向加工：掺杂（扩散、离子注入、中子嬗变等），薄膜制备（蒸发、溅射、热氧化、CVD等）。在大规模集成电路制造过程中，光刻是最复杂、最昂贵和最关键的技术。光刻的成本占了总制造成本的1/3以上。在集成电路制造技术的发展过程中，光刻技术的贡献约占2/3。,芯片制造,-,38,涂光刻胶（正）,选择曝光,热氧化,SiO2,工艺流程举例（PN结的制造）,-,39,去胶,掺杂,显影（第1次图形转移）,刻蚀（第2次图形转移）,N,P,-,40,蒸发镀Al膜,光刻Al电极,CVD淀积SiO2膜,光刻引线孔,-,41,S,G,D,N沟道硅栅MOSFET剖面图,P,N,N,-,42,CMOS结构剖面图,-,43,2.3微电子材料,衬底材料栅结构材料互连材料钝化层材料封装材料,-,44,硅基微电子学中的材料系统,-,45,2.3.1衬底材料,锗（Ge）是最早用于集成电路的衬底材料。Ge的优点：载流子迁移率比硅高；在相同条件下，具有较高的工作频率、较低的饱和压降、较高的开关速度和较好的低温性能。Ge的缺点：最高工作温度只有85，Ge器件热稳定性不如硅；Ge无法形成优质的氧化膜；Ge中施主杂质的扩散远比受主杂质快，工艺制作自由度小。,Ge禁带宽度0.72eVSi禁带宽度1.1eV,-,46,水平布里奇曼法示意图,用途：Ge、GaAs、GeSe、GeTe、ZnS等单晶制备,-,47,硅（Si）是今后相当长时间内集成电路的衬底材料。硅的优点：Si器件的最高工作温度可达200；高温下可氧化生成二氧化硅薄膜；受主和施主杂质扩散系数几乎相同；Si在地壳中的储量非常丰富，Si原料是半导体原料中最便宜的。,硅材料发展趋势：晶片直径越来越大缺陷密度越来越小表面平整度越来越好,-,48,单晶硅的制备过程,石英砂粗硅（工业硅）高纯多晶硅单晶硅纯度9599纯度99.9999999,直拉法,优点：不受容器限制，克服应力导致晶体缺陷的缺点；籽晶旋转，克服熔体温度不均匀性引起的非均匀凝固。用途：Si、Ge、GaAs单晶制备。可批量生产300mm硅单晶，350mm的硅单晶制备也已成熟。,-,49,区熔法,优点：制备过程中熔体不与任何器物接触；熔区体积很小，不需要保温隔热系统。杂质对晶体的玷污很小。用途：Si、GaAs单晶制备。,-,50,绝缘层上硅SOI（silicononinsulator,SOI）是一种新型的硅芯片材料。SOI结构：绝缘层/硅硅/绝缘层/硅优点：减少了寄生电容，提高了运行速度（提高2035）具有更低的功耗（降低3570）消除了闩锁效应抑制了衬底的脉冲电流干扰与现有硅工艺兼容，减少了1320工序,-,51,绝缘层上硅SOI制备技术注氧隔离技术（SeparationbyImplantedOxygen，SIMOX）此技术在普通圆片的层间注入氧离子经超过1300高温退火后形成隔离层。该方法有两个关键步骤：高温离子注入和后续超高温退火。键合再减薄的BESOI技术（BondandEtchback）通过硅和二氧化硅键合(Bond)技术，两个圆片能够紧密键合在一起，并且在中间形成二氧化硅层充当绝缘层。这个过程分三步来完成。第一步是在室温的环境下使一热氧化圆片在另一非氧化圆片上键合；第二步是经过退火增强两个圆片的键合力度；第三步是通过研磨、抛光及腐蚀来减薄其中一个圆片直到所要求的厚度。,-,52,键合技术工艺过程,-,53,绝缘层上硅SOI制备技术注氢智能剥离技术（SmartCut）1995年，MBruel利用键合和离子注入技术的优点提出了智能剥离（Smart-Cut）技术。它是利用氢离子注入到硅片中，形成具有气泡层的注氢片，与支撑硅片键合（两个硅片中至少有一片的表面带有热氧化的SiO2覆盖层），经适当的热处理使注氢片从气泡层处完整裂开，形成SOI结构。,注氢智能剥离工艺过程,-,54,绝缘层上硅SOI制备技术注氧隔离和键合的SimbondSOI技术,利用氧离子注入产生的一个分布均匀的离子注入层，并在退火过程中形成二氧化硅绝缘层。此二氧化硅绝缘层用来充当化学腐蚀阻挡层，可对圆片在最终抛光前器件层的厚度及其均匀性有很好的控制。由于在此工艺中，表层硅的均匀性由氧离子注入工艺来控制，因此，顶层硅均匀性很好。同时，绝缘埋层的厚度可随意调节。,-,55,2.3.2栅结构材料,包括栅绝缘介质和栅电极材料。,栅绝缘介质：缺陷少、漏电流小、抗击穿强度高、稳定性好、与Si有良好的界面特性、界面态密度低。,二氧化硅,氮氧化硅,高k材料,可有效防止硼离子扩散、高介电常数、低漏电流密度、高抗老化击穿特性,增加介质层物理厚度、减小隧穿电流如：Ta2O5、TiO2、（Sr，Ba）TiO3等,-,56,栅电极材料：串联电阻小，寄生效应小。,Al,多晶硅,Polycide/Salicide,不能满足高温处理的要求,电阻率高,多晶硅/金属硅化物（TiSi2、WSi2）,-,57,2.3.3互连材料,用平面工艺制作的单个器件必须用导线相互连接起来，称为互连。工艺（减法工艺）：首先去除接触孔处的SiO2层以暴露硅，然后用PVD（物理气相沉积）在表面沉积一层金属实现互连。互连材料包括金属导电材料和相配套的绝缘介质材料。传统的导电材料用铝和铝合金，绝缘材料用二氧化硅。然而，目前多层互连技术已成为VLSI和甚大规模集成电路（ULSI）制备工艺的重要组成部分