开关电源PCBlayout与电容电感设计.ppt

MPSShanghaiOfficeJuly2006,PowerSupplyPCBLayout/OutputCapacitorDesign,PartI.PCBLayoutGuidelines,TenSimpleRules,电容模型,当电容器工作频率在f0以下时:,当电容器工作频率在f0以上时:,当电容器工作频率接近f0时:,谐振频率:,电容参数,电容并联高频特性,电源步板基本要点之一：旁路瓷片电容的电容量不易太大,而它的寄生串联电感量应该尽量减小。多个电容并联能改善单个电容的阻抗特性。最小容量的瓷片电容应最靠近负载。,电感模型,L:电感值EPR:等效并联电阻Cp:等效并联电感,Ac:电流环路截面结Lm:电流环路周长,电感特性,电感特性,电源步板基本要点之二：电感的寄生串联电容量应该尽量减小。电感引脚之间的距离越远越好。,镜象面概念,电源步板基本要点之三：避免在地层上放置任何功率或信号走线。,高频交流电流环路,电源步版基本要点之四：高频交流环路的面积应该尽量减小。,过孔(VIA)的例子,电源步版基本要点之五：过孔放置不应破坏高频交流电流在地层上路径。,PCB板层分割,电源步版基本要点之六：摸拟电源层与数字地层不应有重叠。信号层应有相应的地层。,降压式(BUCK)电源：功率部分电流和电压波形,降压式电源排版差的例子,电路等效图,MinimizeTheseInductances,PCBTrace-Via电感估算,PCBTrace长1inch(2.54cm),PCB层厚0.1mmPCBTrace约为20nH/inch,Via高1.6mmVia直经0.5mmVia约为0.6nH/Via,电源步版基本要点之七：要减小PCB走线的电感，减小PCB走线长度要减小过孔的电感，放置多个过孔,PCBTrace-Via电感估算,电源步版基本要点之八：SW焊盘面积要尽量小。SW焊盘下不要走信号线。SW焊盘与信号线之间需电源层或地层隔离。,焊盘(PAD)和旁路电容的放置,焊盘,旁路电容,降压式电源排版的例子,电源排版基本要点之九：功率器件所组成的电流环路面积要小。,降压式电源排版的例子,电源排版基本要点之十：功率器件接功率地信号器件接信号地功率地与信号地单点连接（一根很短导线或一个或多个过孔）,PartII.OutputCapacitorDesign,RippleVoltageAnalysis,高频输出瓷片电容特性,Y5V电容值随工作电压而变化大Y5VESR值随工作电压而变化大Y5V电容值随温度而变化大,高频输出瓷片电容特性,10uF/10VY5V与1uF/10VX7R性能相差不大,输出滤波电容电路分析,四颗1500F，80m电解电容并联后电容值是6000F，ESR是20m电感纹波电流(IL)为4.2A，输出纹波电压84mV(80 x4.2/4)能不能并联一个或多个瓷片电容来减小输出电压纹波值？,运用直流电路分析方式：,PSPICEAC模拟(图A)瞬态模拟(图B),不能将输出电容的阻抗简单地转换成ESR来进行电路分析,输出滤波电容电路分析,输出滤波电容电路分析,C1和C2的阻抗为：,并联后的CEQ和REQ为:,输出滤波电容电路分析,当C1=C2和R1=R2，CEQ和REQ才与频率无关。此时：,如有n颗同一电容并联,并联后的CEQ和REQ为:,重新分析由四颗1500F电解电容(C1)和一颗1F瓷片电容(C2)所组成的输出滤波电路:,输出滤波电容电路分析,计算和模拟结果,当输出瓷片电容由一颗增加到三颗，输出纹波电压值(VOUT)被稳定地控制在50mV以下。通过公式计算出来的VOUT为40mV，而通过PSPICE模拟计算出来的VOUT是42mV。,输出滤波电容电路分析,(A)四颗1500F电解和一颗10F瓷片并联,(B)四颗1500F电解和二颗10F瓷片并联,(C)四颗1500F电解和三颗10F瓷片并联,PSPICE模拟电路图,PartIII.InductorCapacitance,EffectonVDSL,xDSL传播速度图,ADSL/ADSL2可选用开关频率大于1.1MHz的电源稳压器ADSL2可选用开关频率大于2.2MHz的电源稳压器VDSL必须减小20MHz以下输出电压噪音,电感寄生电容影响,在理想状态下电感（L和电容（COUT将VD谐波全滤掉VOUT只剩下直流和极小的一次谐波,电感寄生电容影响,在理想状态下电感（L和电容（COUT将VD谐波全滤掉VOUT只剩下直流和极小的一次谐波(fs=600KH