行间转移面阵CCD驱动电路演示幻灯片

1,基于CPLD的行间转移面阵CCD驱动电路的研究,姓名：导师：学号：,2,课题意义？主要工作？结论？,课题意义？主要工作？结论？,3,主要工作,IT型面阵CCD？驱动脉冲特点？的研究与实现？IT型面阵CCD电源的特点？与实现？面阵CCD驱动程序设计？与仿真？驱动硬件电路？的设计？驱动印刷电路板？的设计,返回,主要工作,4,课题的意义,当前面阵CCD应用广泛，但驱动方面研究集中于时序方面，整体驱动系统的研究（软件+硬件）不完整也不全面。CPLD的高速以及并行性VHDL语言的通用性和可靠性电路的可扩展性有效的控制了产品开发的成本，而且极大的提高了同类型产品开发的效率。,返回,5,行间转移面阵CCD（ICX098AK）,水平驱动：两路时序H1/H2；垂直驱动：四路脉冲V1/V3/V2A/V2BCPLD输出的V2a与V2b分别与XSG1及XSG2（均为二值时序）合成成为V2A和V2B（三电平脉冲）,还需要CCD输出“采样/保持”以及“模数转换”芯片的控制时序。总时序数为22路。,返回,6,前期时序的实现（VHDL编程）,使用唯一的系统时钟，在其基础上进行同步的设计采用多进程（Process）并行工作在程序运行时需要的所有中间变量以及传值参数均使用信号参数（Signal）通过单一系统时钟的分频、计数与组合输出所有需要的驱动时序重要经验,-Counter780:780*6-1process(MCK6)beginif(MCK6eventandMCK6=1)thenif(Co1=1001001000111)thenCo1=0000000000000;LineFlag=1;elseCo1=Co1+1;LineFlag=0;endif;endif;endprocess;水平转移时序进程：-H1andH2:44116(*3)process(MCK6)beginif(MCK6eventandMCK6=1)thenif(Co10000100001000)thenH1_temp=1;elsif(Co10001010111000)thenH1_temp=0;elseH1_temp=1;endif;endif;endprocess;H1=H1_tempandCP_temp;H2=not(H1_tempandCP_temp);,返回,7,延时方面仿真中，计数器的延时相当于一个门。与（and）、或（or）、异或（xor）对应的延时是相同的，而not（非）不会产生延迟。对信号无论几次做逻辑运算（求与、求或、求非），除了not，都只相当于一个门的延迟。程序方面编程中应尽量减少变量的使用。使用变量，无法对设计的运行情况有效验证。算法方面奇数分频与半整数分频,在程序编写中积累的部分经验,返回,8,返回,Prev,Next,芯片说明要求的时序,9,编程实现的22路时序（1）,图3.4.1仿真帧视图,返回,Next,Prev,10,编程实现的22路时序（2）,图3.4.3仿真行视图,返回,Next,Prev,11,编程实现的22路时序（3）,图3.4.4单行仿真时序图,返回,Next,Prev,12,编程实现的22路时序（4）,图3.4.5单行仿真时序图,返回,Next,Prev,13,驱动电路系统,面阵CCD驱动脉冲的特点：1.垂直脉冲为三值脉冲(+15V,0V,-8.5V)，需将CPLD输出二值时序进行合成。2.其他驱动脉冲部分0-5V；部分0-3.3V故而需要电平转换（低压差线性转换）3.+15V上电需早于-8.5V。4.需要CPLD开漏设置。,返回,14,驱动脉冲产生电路？上电顺序管理电路？电平转换电路？外围支持电路？输出信号预处理电路？输出端口？,系统模块构成,返回,15,三值电平生成方案,1.2.使用集成驱动脉冲合成器,返回,16,脉冲合成电路,返回,17,上电控制方案,1.2.使用MAX685,返回,18,上电控制电路,返回,19,MAX685电路参数,由R4和R3构成的分压器确定着反向输出电压的压值。，应尽量使R4和R2的值接近100K。（1）由R1和R2构成的分压器确定着正向输出电压的压值（2）,返回,20,电平转换电路,左图-可调电源电路使用集成运放实现内外电路的阻抗隔离。通过滑动变阻器调节输出电压压值。,CPLD的电源选择电路（右图）由于EPM7128具有多电压接口，为实现CPLD的双电压输出选择，设计了为VCCIO输入两种电压的跳线供用户选择。,返回,21,CPLD下载电路，系统时钟,返回,22,输出信号预处理电路,返回,23,试验接口,返回,24,JTAG下载电路,PCB,返回,25,JTAG下载器PCB,返回,26,系统模块分布及构成？,返回,PCB,27,制成型的驱动电路PCB,返回,28,结论,（1）针对面阵CCD驱动时序的要求，设计完成了ICX098AK芯片的基于VHDL的驱动程序。并使用软件进行了仿真，仿真结果和要求完全吻合。（2）针对面阵CCD工作时序特征，设计了以EPM7128SLC84-5和CXD1267AN共同构成的驱动脉冲产生电路。使得CPLD的二电平驱动时序转化为+15V/0V/-8.5V的三电平面阵CCD驱动脉冲。（3）针对面阵CCD上电的特殊性，设计了以MAX685为核心的可扩充功能的上电顺序管理电路。（4）针对系统单电平工作的可能性，设计了以MAX687为主要芯片的低压差线性稳压及电平转换电路。（5）设计了JTAG下载电缆及其对应的CPLD编程接口。通过以上设计构成了一个完整的面阵CCD驱动电路系统。在电路设计完成后又进行了对应PCB印刷电路板的设计，完成了PCB板的布局，布线等工作并制成实际的双层电路板。,返回,29,综上，本文通过对面阵CCD驱动电路系统的软件和硬件的综合设计，完成了基于EPM7128S的行间转移面阵CCD（ICX0