浙江大学ARM课件7.ppt

ARM7TDMI总线接口,ARM7TDMI外部接口,存储器接口中断调试接口协处理器接口,ARM7TDMI接口信号,MCLK,nWAIT,A31:0,D31:0,nMREQ,SEQ,nRW,LOCK,ABE,DBE,nTRANS,ABORT,ClocksandClockControl,MemoryManagement,MemoryInterface,DataandAddress,BusControl,MemoryAccessControl,nM4:0,MAS1:0,BL3:0,APE,ALE,TBE,ECLK,TBIT,BUSEN,nENIN,BIGEND,ARM7TDMI,nENOUT,时钟与时钟控制,MCLK输入处理器工作的时钟。静态设计的ARM通过延长时钟周期来访问慢速的设备。nWAIT输入在ARM内部与MCLK相与。必须在MCLK为低的相位阶段改变。容许该信号从一个周期扩展到另一个周期，延长总线访问周期。ECLK输出核心逻辑的时钟的输出。在正常和调试状态下反映内部时钟。ph1从存储在R0中的地址取数，加载到R2SUBR2,R2,R3;R2的内容减R3，结果存入R2ORRR2,R2,R4;R2与R4逻辑或操作，结果存入R2MOVPC,R14;返回到分支之后的指令.,流水线及总线动作,Ab+4,F,E,D,F,D,F,F,BL,X,XX,LDR,SUB,ORR,1,2,3,4,B,Ab,Ab+8,X,XX,LDR,S,S,N,ECLK,SEQ,A31:0,D31:0,E,Data,D,F,5,6,7,Ai+4,Ai+8,Ad,SUB,ORR,Data,S,N,WriteBack,E,E,8,9,D,10,Ai+12,Ai+16,MOV,.,I,IS,S,D,S,nMREQ,F,D,MOV,Ai,F,流水线及总线动作,周期1-3分支指令及后续指令取自地址Ab,Ab+4,Ab+8。BL指令译码和执行在周期2和3中完成。周期4-6LDR从非连续地址Ai取得，SUB和ORR从连续地址Ai+4,Ai+8取得。LDR指令在周期5和6译码执行。周期7-8在周期7中，非连续地从存储器位置Ad加载，在周期8中，将这个数据写入R2中，由此可见，在内部（I）周期中，下一条指令的地址Ai+12放在了A31:0上。周期9-10周期9是一个合并的IS周期，在周期10的连续访问中，下一条指令MOV从地址Ai+12取得。,存储器管理信号,nOPC输出低有效，指示处理器正在从存储器取指。nTRANS输出低有效，指示处理器处于usermode.nM4:0输出当前操作模式，即User,FIQ,IRQ,Supervisor,Abort,SystemorUndefined.ABORT输入指示请求的访问不容许。既用于指令预取，又用于Dataabort。,存储器管理,MCLK,A31:0,nM4:0,nOPC,nTRANS,ABORT,Phase1,Phase2,ARM7TDMI外部接口,存储器接口中断调试接口协处理器接口,ARM7TDMI接口信号,nIRQ,nFIQ,ISYNC,Interrupts,ARM7TDMI,中断,2个中断源:nIRQandnFIQ输入nFIQ比nIRQ优先级高。FIQ代码可以在进入中断后直接访问执行。可以选择(ISYNC输入)同步或异步时序。异步时序(ISYNC=0)损失一个周期的同步。同步时序(ISYNC=1)nIRQ和nFIQ必须在MCLK的下降沿的时候已经建立且保持。nFIQ和nIRQ中断可以通过设置CPSR寄存器中的F和I位屏蔽。,异步时序,ISYNC=0,EarliestStartofInterruptSequence,InstructionfromInterrupt,vector,InterruptVectorAddress,MCLK,nFIQ/nIRQ,A31:0,D31:0,同步时序,ISYNC=1,EarliestStartofInterruptSequence,vector,MCLK,nFIQ/nIRQ,A31:0,D31:0,InterruptVectorAddress,InstructionfromInterrupt,ARM7TDMI外部接口,存储器接口中断调试接口协处理器接口,ARM7TDMI接口信号,DBGRQ,BREAKPT,DBGACK,DebugInterface,ECLK,EXTERN1:0,DBGEN,ARM7TDMI,JTAGInterface,JTAG信号,TDI-Input-TestDataInTDO-Output-TestDataOutTMS-Input-TestModeSelectTCK-Input-TestClocknTRST-Input-TestReset(activelow),调试Interface(1),DBGEN输入(DEBUGENABLE)必须保持高电平，以允许ARM7TDMI的软件调试。EXTERN1:0输入输入到EmbeddedICE宏单元，允许基于外部条件的断点。,调试接口(2),下面的信号仅用于扩展外部调试。Multi-ICE不使用这些信号。BREAKPT输入(BREAKPOINT)在指令上标志断点。在数据上标志观察点。如果不用，保持低电平。DBGRQ输入(DEBUGREQUEST)强制ARM7TDMI核进入调试状态，高有效。如果不用，保持低电平。DBGACK输出(DEBUGACKNOWLEDGE)ARM7TDMI进入调试状态的响应信号。高电平指示ARM7TDMI核已进入调试状态。,ARM7TDMI增加的扫描链,TAP信号容许增加额外的链SCREG3:0-输出当前选择的扫描链IR3:0-输出当前已加载的指令TAPSM3:0-输出TAP状态机状态SDINBS-输出扫描链串行数据输入SDOUTBS-输入扫描链串行数据输出所需其它的移位、捕获时钟及多路复用器或选择线。,BREAKPT-DBGACK时序,MCLK,BREAKPT,DBGACK,A31:0,D31:0,Breakpoint/Watchpoint,DBGRQ-DBGACK时序,MCLK,DBGRQ,DBGACK,ARM7TDMI接口信号,nCPI,nOPC,CPB,CPA,CoprocessorInterface,ARM7TDMI,协处理器接口,可以支持多达16个协处理器。nOPC输出:取操作码低有效，指示正在取指令。使能协处理器跟踪处理器指令流水线。nCPI输出:协处理器指令低有效，指示当前正在执行的指令是一条协处理器指令，且该指令应该执行。CPA输入:协处理器缺少高有效，当能够执行所要求的协处理器操作的协处理器存在时变低。CPB输入:协处理器忙高有效，当协处理器准备好要执行要求的协处理器操作时变低。如果没有连接外部协处理器的话，将CPA和CPB拉高。,ARM7TDMI接口信号,MCLK,nWAIT,A31:0,D31:0,nMREQ,SEQ,nRW,LOCK,nIRQ,nFIQ,ISYNC,ABE,DBE,DBGRQ,BREAKPT,DBGACK,nTRANS,ABORT,nCPI,nOPC,CPB,CPA,ClocksandClockControl,Interrupts,DebugInterface,MemoryManagement,MemoryInterface,CoprocessorI