第4章 存储器和高速缓存技术PPT演示课件

第4章存储器和高速缓存技术,1,本章重点:,存储器的类型存储器的构造设计存储器的地址分配,2,4.1存储器和存储器件,4.1.1存储器的分类,存储器是计算机用来存储信息的部件。按存取速度和用途可把存储器分为两大类：内存储器和外存储器。内存：把通过系统总线直接与CPU相连的存储器称为内存储器，简称内存。特点：具有一定容量、存取速度快，且掉电数据将丢失。作用：计算机要执行的程序和要处理的数据等都必须事先调入内存后方可被CPU读取并执行。,3,外存：把通过接口电路与系统相连的存储器称为外存储器，简称外存，如硬盘、软盘和光盘等。特点：存储容量大而存取速度较慢，且掉电数据不丢失。作用：外存用来存放当前暂不被CPU处理的程序或数据，以及一些需要永久性保存的信息。通常将外存归入计算机外部设备，外存中存放的信息必须调入内存后才能被CPU使用。早期的内存使用磁芯。随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速下降，存取速度大大加快，所以在微型计算机中，目前内存一般都使用半导体存储器。,4,4.1.2微型计算机内存的行列结构,存储器的容量：（1）用可寻址存储器单元数每单元二进制位数表示，以位为单位。常用来表示存储芯片的容量，如1K4位，表示该芯片有1K个单元(1K=1024)，每个存储单元的长度为4位。（2）用字节数表示，以字节为单位。如128B，表示该芯片有128个单元，每个存储单元的长度为8位。现代计算机存储容量很大，常用KB、MB、GB和TB为单位表示存储容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1TB240B1024GB。显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强。,5,存储器单元是按照多行多列的矩阵形式来排列的。例如，要组成1KB的内存，如不用矩阵形式，则需要1024条译码线才能实现对这些单元的寻址，而如果用3232的矩阵来实现排列，则只需要32条行选择线和32条列选择线，即5条行地址线和5条列地址线。32行32列矩阵和外部的连接图如下所示。,6,4.1.3选择存储器件的考虑因素,选择存储器时，应该考虑的因素：易失性易失性就是指电源断开之后，存储器的内容是否丢失，如果某种存储器在断电之后，仍能保存其中的内容，则称为非易失性存储器，否则，就叫易失性存储器。非易失性存储器通常包括：外部存储器（软盘、硬盘、光盘、磁带）以及只读存储器ROM。易失性存储器通常包括：随机存取存储器RAM。只读性只读存储器ROM，即数据写入存储器后，只能读出不能重写或改写。,7,存储容量每个芯片中存储单元的总数即存储容量。存储容量和芯片集成度有关，也和器件基本单元的工作原理和类型有关。速度存储器的速度是用存储器访问时间来衡量的。访问时间就是指存储器接受到稳定的地址信号到完成操作的时间。例如，读出时，存储器往数据总线上输出数据就是操作结束的标志。功耗功耗反映了存储器耗电的多少，同时也反映了其发热的程度。,8,重点：半导体存储器,从应用角度可分为两大类：,RAM具有易失性，可读，可写，常用于存放数据、中间结果等。ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。掩膜ROM不可改写。可编程PROM、EPROM、E2PROM及FLASH在一定条件下可改写。,9,4.1.4随机存取存储器RAM,1、静态RAM（SRAM）,一、RAM原理,10,地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：存储体是存储芯片的主体，由基本存储元按照一定的排列规律构成。,11,1)存储体一个基本存储电路能存储1位2进制数。,（1）T1和T2组成一个双稳态触发器，用于保存数据。T3和T4为负载管。（2）如O1点为数据Q，则O2点为数据Q。（3）行选择线有效（高电平）时，O1、O2处的数据信息通过门控管T5和T6送至T7和T8。（4）列选择线有效（高电平）时，T7和T8处的数据信息通过门控管T7和T8送至芯片C的引脚，读控制线有效则输出至数据线。,12,2）外围电路（1）地址译码器对外部地址信号译码，用以选择要访问的单元。,单地址译码（右上图1）：译码器为10:1024，译码输出线2101024根。引线太多，制造困难。,双地址译码（右下图2）：有X、Y两个译码器，每个有10/2个输入，210/2个输出，共输出210/2210/2=210（1024）个状态，而输出线只有2210/2根。两个5:32译码器组成行列形式选中单元，大大减少引线。,若要构成1K1b个存储单元，需10根地址线，1根数据线。,13,例：一片62256为32K8的RAM地址线15根，数据线8根，RAM的控制信号为3根（WE,OE,CE）。,（2）I/O控制电路,0选中芯片,常用RAM有：2114（1K4）6116（2K8）6264（8K8）62256（32K8）,14,2、动态RAM（DRAM）,一、单管动态基本存储电路（1或0由电容C上有无电荷决定）,设T1导通时（字选线1），将D1写入，则C上有电荷。字选线撤消，T1截止。T1导通（字选线1）才能读。读时：D本为0，CD无电荷。导通时C上电荷转移到CD上，所以D为1；若C上原无电荷，则D为0；,电容C通常小于数据线上的分布电容CD，每个数据读出后，C上的电荷经CD释放，信息被破坏。所以需要刷新周期性不断充电。刷新时间2ms8ms。（刷新即在数据线上加电压，给C充电，然后关断T1）。,15,动、静RAM比较：动：容量大，速度慢，功耗低，刷新电路复杂。静：容量小，速度快，功耗大，无刷新电路。,3、高速RAM（由DRAM进行改进，因RAM价格高）一、基于预测技术的DRAM二、同步DRAMSDRAM三、基于协议的DRDRAMDirectRambusDRAM,4、高集成度RAM（IRAM）又称为RAM条，将多片DRAM芯片装配在印刷电路板上，直接插在微机内MEM插座上。特点：动态刷新电路集成在片内，克服了DRAM需外接刷新电路的缺点，从而兼有动、静RAM的优点。,主要产品有:Intel2186、2187（8K8位)。封装形式有：SIMM（SingleIn-lineMemoryModle)单边沿连接插脚DIMM（DualIn-lineMemorymodle)双边沿连接插脚,16,4.1.5只读存储器（ROM）,1、掩膜ROM和PROM,1)掩膜ROM（ReadOnlyMemory）,掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。掩膜ROM以有/无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）为1。,17,2)PROM（ProgrammableROM）,典型的PROM基本存储电路如下图所示。芯片出厂时，开关管T1与位线（数据线）之间以熔丝相连。用户可对其进行一次性编程（熔断或保留熔丝以区分“1/0”）：当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。,PROM基本存储电路,PROM的写入要由专用的电路（大电流、高电压）和程序完成。,18,2、可擦除的PROM,1)EPROM（紫外线可擦除）,1.基本存储电路,（1）由浮栅雪崩注入的FAMOS器件构成。（2）当浮栅有足够的电荷积累时，记录的信息为0，没有一定的电荷积累时，信息为1。（3）用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。（4）用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流泄漏），原有信息全部擦除（擦除后内容全为“1”），便可再次改写。,19,2.典型芯片（27系列）,2)EEPROM,特点：1.在线改写，简单，在单一5V电源下即可完成。2.擦除与写入同步，约10ms。有些E2PROM设有写入结束标志以供查询或申请中断。3.一般为并行总线传输，如：2864，引脚与2764完全兼容，最大存取时间200ns，编程与工作电压均为5V。4.具备RAM、ROM的优点,但写入时间较长。,20,3)OTPROM（OneTimePROM）除了没有擦除窗口，其他工艺与EPROM完全相同。可用普通编程器对其编程（只能一次）。4)快擦写存储器（Flashmemory)类似EEPROM。它采用一种非挥发性存储技术，即掉电后数据信息可以长期保存。又能在线擦除和重写，擦除的是整个存储器阵列或者是一个大的存储单元块，而不是一个字节一个字节的擦除。需几秒钟时间，但擦除次数有限。产品型号有：28F25632K8bit29010128K8bit,21,4.2存储器连接与扩充,若用存储芯片构成存储系统，或对已有的存储系统进行容量扩充时，需要通过总线将RAM、ROM芯片同CPU连接起来，并使之协调工作。,RAM存储用户的调试程序、程序的中间运算结果及掉电时无需保护的I/O数据及参数等。SRAM与CPU连接简单，无需接口电路，在小型系统中、智能仪表中采用。DRAM集成度高，但需刷新电路，与CPU的接口复杂，仅在需要较大存贮容量的计算机产品中应用。,4.2.1存储器芯片选择,22,ROM具有非易失性。EPROM存放系统（监控）程序，无需在线修改的参数。E2PROM数据、参数等有掉电保护要求的数据。,特别：利用后备电源，配合掉电保护电路，也可以保证静态RAM在掉电后数据不丢失。,4.2.2存储器与CPU的连接,1、CPU总线的负载能力一个存储器系统，通常由多片存储器芯片组成,需加驱动器。,23,2.CPU的时序与存储器的存取速度之间的配合问题首先要弄清楚CPU的操作时序然后，选择满足CPU操作时序的存储器芯片，其中最重要的是存储器的存取速度。3.存储器的地址分配与片选问题4.存储芯片的选用,24,CPU总线的负载能力CPU是可以直接与存储器相连的，而在较大的系统中，需要时就要加上缓冲器，由缓冲器的输出再带负载CPU的时序和存储器的存取速度之间的配合问题CPU在取指和存储器读或写操作时,考虑是否需要TW周期，以及如何实现存储器的地址分配和选片问题内存通常分为RAM和ROM两大部分，而RAM又分为系统区（即机器的监控程序或操作系统占用的区域）和用户区控制信号的连接CPU在与存储器交换信息时，有以下几个控制信号（对8086来说）：IO/M，RD，WR以及READY信号，以实现所需的控制作用,25,4.3存储器容量扩充,当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以扩充位数或存储单元数。本节以RAM扩充为例，ROM的处理方法与之相同。,一、位数扩充,例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片：,方法两个芯片的地址线、片选信号及读/写控制线分别互连；两个芯片的数据线各自独立，一片作低8位（D0D7）,另一片作高8位（D8D15）。即，每个16位数据的高、低字节分别存于两个芯片，一次读/写,操作同时访问两个芯片中的同地址单元。具体连接如上。,26,二、单元数扩充,例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8芯片数为：32K/8K=4（片）连接时：（1）A0A12，D7D0，R/W等同名信号连接在一起。（2）由于容量的扩充，增加了两位地址线，译码后产生4个片选信号，用于区分4个芯片。这样，32K的地址范围在4个芯片中的分配为：,27,扩充连接图,称地址线A0A12实现片内寻址，A13A14实现片间寻址。当单元数与位数都要扩充时，将以上两者结合起来。如：用8K8芯片构成32K16存储区，需要42个芯片。（1）先扩充位数，每2个芯片一组，构成4个8K16芯片组；（2）再扩充单元数，将这4个芯片组组合成32K16存储区。,28,29,若要将存储器地址A11作为片选信号分析:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000001111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000001000000000001111111111,片内寻址,30,若要将存储器地址布置在2400H开始的单元,片选信号如何接线?分析:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000100100000000001111111111第一组地址:2400H27FFH,译码器输出的第9个信号作片选00101000000000001111111111第二组地址:2800H2BFFH,译码器输出的第10个信号作片选,片内寻址,31,4.48086/8088与存储器连接,设CPU引脚已经外围芯片（锁存器、驱动器），可以连接存贮器或I/O接口电路。以8088系统总线与SRAM连接为例，AB、CB、DB如何连？例：用4片6264构成32K8的存贮区。片内地址连接A0A12，高位地址线A19A13译码后产生6264的片选信号。一般有三种译码方式：1、全译码法片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。译码电路比较复杂。一般用3-8译码器或可编程器件等实现。2、部分译码法除片内寻址外的高位地址的一部分来译码产生片选信号（简单）3、线选法用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。,32,例：用4片6264构成32K8的存贮区。1.全译码法高位地址线A19A13全部参加译码，产生6264的片选信号。,整个32K8存储器的地址范围：00000H07FF