通信集成电路设计》第02章B

2.4多级时分交换网络,2.4.1T-S-T型时分交换网络一、读写方式的T-S-T网络T-S-T交换网络是由输入级T接线器（TA）和输出级T接线器（TB），中间接有S型时分接线器组成。,1奇偶关系2相差半帧的关系反相法二、写读方式的T-S-T交换网络,三、T-S-T交换网络的分析1输入级T接线器和输出级T接线器的安排从原理上讲，输入T级和输出T级采用何种控制方式都是可以的，但是从控制的方便，以及维护管理的角度出发，还是有讨论的必要。2控制存储器的合用由于输入T级和输出T级采用了不同的控制方式，故它们的存储器可以合用。,（1）读写方式的合用从图2.15可以看出，CMA0和CMB0两个控制存储器，一个是在2#单元里存24#地址，一个是在130#单元里存24#地址，这说明两者合用后，只要在相差半帧（或相差一个时隙）的单元地址里写入同样的话音在SM的存放地址就可以了。,（2）写读方式的合用从图2.16可以看出，CMA0和CMB0占用的单元地址是相同的，都是24#单元，只是单元里存放的话音存储器的地址相差半帧。,如何实现这个电路？,所需资源计算,1、RAM的用量（个数、规格）单口RAM的计算4*16个256*8的单口RAM用于话音存储16个256*8的双口RAM用于控制存储，控制T型接线器一个4*16X256的双口RAM用于控制存储，控制S型接线器2、串并转换电路128个3、并串转换电路128个4、合路器16个5、分路器128个，可以与并串转换电路合并使用6、时钟电路可以采用一套，输入和输出共用7、CPU接口电路一个,CPU接口,通常微处理器接口有Motorola和Intel两种，微处理器可以通过此接口访问和配置内部寄存器。使用了A7:0，共3位地址线，MBEB为高是intel模式，否则为motorola模式。ALE信号在复用模式下使用。,Intel接口下微处理器的读时序,Intel接口下微处理器的写时序,Motorola接口下微处理器的读时序,Motorola接口下微处理器的写时序,分析：,CPU,中间电路,寄存器0,寄存器1,寄存器N,中间电路,1、intel和motorola接口统一2、如何对多个寄存器进行写3、如何对多个寄存器进行读,电路的结构图,2.4.2S-T-S型时分交换网络S-T-S三级时分交换网络是由输入S级、中间T级和输出S级组成，如图2.19所示。2.4.3其他形式的多级时分交换网络一、T-S-S-T网络日本NEC公司生产的NEAX-61是典型的T-S-S-T时分交换网络结构。,二、S-S-T-S-S网络S-S-T-S-S是意大利Telettra公司的DTN-1数字交换机的交换网络所采用的结构，这种网络是在两侧各配备两级S型接线器，中间为一级T型接线器。,*2.5阻塞的概念与计算,2.5.1阻塞的概念所谓阻塞是指主叫向被叫发出呼叫时，被叫虽然空闲，但由于网络内部链路不通，而使呼叫损失的情况。,2.5.2阻塞概率的计算以图2.15的T-S-T网络为例，这是一个具有16条输入母线，16条输出母线，每条母线上有256时隙