4 Quartus II 使用方法.ppt_第1页
4 Quartus II 使用方法.ppt_第2页
4 Quartus II 使用方法.ppt_第3页
4 Quartus II 使用方法.ppt_第4页
4 Quartus II 使用方法.ppt_第5页
已阅读5页，还剩39页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

EDA技术基础,第4章QiartusII应用向导,4.1基本设计流程,4.1.1建立工作库文件夹和编辑设计文件,新建一个文件夹（不能用中文，不要用全数字）,为设计项目（Project）建立一个放置与设计相关的所有文件。,创建文件,设计文件（输入源程序）,文件存盘（输入源程序）,存盘文件名应该与实体名一致。,4.1.2创建工程,打开建立新工程管理窗口,将设计文件加入工程中,选择目标芯片,4.1.3编译前设置,选择FPGA目标芯片,选择配置器件的工作方式,选择配置器件和编程方式,选择输出设置,选择目标器件闲置引脚的状态,4.1.4全程编译,4.1.5时序仿真,打开波形编辑器,设置仿真时间长度,向波形编辑器拖入信号节点,设置好激励波形图,数据总线格式设置,.vwf激励波形文件存盘,选择仿真控制,仿真及仿真波形输出,4.1.6观察RTL电路,4.2引脚设置和下载,4.2.1引脚锁定,打开编程窗口、设置编程器和配置文件,4.2.2编程文件下载,选择编程下载方式,选择下载文件,编程下载,ByteBlasterII接口、AS模式编程窗口、选择.POF文件、EPCSx器件,4.2.3AS模式编程配置器件,4.3原理图输入设计方法,.为本项工程设计建立文件夹,.输入设计项目和存盘,4.3.1.设计流程,.将设计项目设置成可调用的元件,将所需元件全部调入原理图编辑窗并连接好，存放在当前工程路径文件夹中。,将当前文件变成一个元件符号存盘，以待在高层次设计中调用。,.设计全加器顶层文件,用同样的方法连接好全加器原理图f_adder.bdf,.将设计项目设置成工程和时序仿真,用学过的方法将设计项目设置成工程存盘，工程名和顶层文件名都是f_adder。,选择目标器件，进行全程编译。,将设计项目设置时序仿真,全加器工程f_adder的仿真波形文件,4.3.2.应用宏模块原理图设计,.设计电路原理图,.计数器设计,.建立工程,.波形仿真,.生成元件符号,.频率计主结构电路设计,2位十进制频率计顶层设计原理图文件如下：,2位十进制频率计测频仿真波形如下：,.时序控制电路设计,测频时序控制电路如下：,测频时序控制电路工作波形如下：,.顶层电路设计,频率计顶层电路图如下：,频率计工作时序波形如下：,4.4嵌入式逻辑分析仪使用,打开SignalTapII编辑窗,DATA标签页,SETUP标签页,触发器选择,触发器类型选择,工程主频时钟,设置采集时钟,调入待测信号
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论