单片机的扩展

第五章80C51的存储器和I/O扩展5-1存储器扩展5-2并行I/O口扩展,5-1存储器扩展一、MCS-51总线扩展结构1、单片机系统结构,2、单片机总线扩展结构,（1）地址线与存储器容量的关系A7A0：8根地址线，有28=256个单元A9A0：10根地址线，有210=1KBA10A0：11根地址线，有211=2KA11A0：12根地址线，有212=4KA12A0：13根地址线，有213=8K等等（2）16位地址/8位数据的形成51系列单片机P0口和P2口既是通用I/O口，同时P0口还是分时复用的双向数据总线和低8位地址总线（一般需要加一级锁存器），而P2口则是高8位地址总线。,低8位地址和数据的区分：ALE高电平信号与P0口有效地址信号同时出现，ALE下降沿时锁存低8位地址，ALE低电平时P0口为数据。高8位地址的形成：有P2口送出高8位地址，A15A8，在执行MOVX、MOVC指令时P2口数据作为地址送出，常用来作为RAM、ROM的片选信号。（3）地址锁存器-74LS373（8D三态同相锁存器）引脚功能：D7D0：8位并行数据输入端Q7Q0：8位并行数据输出端G：为1时D端数据=Q端数据，为0时Q端数据保持。：片选端，低电平有效,74LS373的引脚和示意图：真值表：GDQLHHHLHLLLL不变H高阻,3、典型RAM和ROM芯片介绍1)半导体存储器的分为：RAM和ROM。RAM分为静态RAM（SRAM）和动态RAM（DRAM）两种。目前计算机内的主存储器都是DRAM。图示为静态RAM的原理图,2）6116的引脚结构如下图所示,6116-2KSRAM,6116引脚功能,A7A6A5A4A3A2A1A0D0D1D2GND,VccA8A9WEOEA10CED7D6D5D4D3,6116,3）ROM的组成结构,典型的EPROM芯片有Intel公司的2716(2K8)、2732(4K8)、2764(8K8)、27128(16K8)、27256(32K8)、27512(64K8)等。,2732-4KEPROM,2732引脚功能,A7A6A5A4A3A2A1A0D0D1D2GND,VccA8A9A11OE/VppA10CED7D6D5D4D3,2732,二、存储器扩展的基本方法1、存储器扩展的基本问题。1）扩展容量：16根地址线最大可扩展到64K2）扩展要解决的问题：地址线、扩展芯片在64K范围所占的地址范围3）存储器扩展的编址：存储芯片片的选择、片内单元的编址4）选择芯片的方法：片选技术2、存储器扩展的片选技术一般产生片选有两种方法:线选法和译码法。,（1）线选法线选法用低位地址线对片内的存储单元进行寻址，所需的地址线由片内地址线决定，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。例如要扩展8K容量的外RAM，地址线和片选如下：地址线：log2(8K)log2（213）13条(A12A0)片选线：余下的A15A13分别接至芯片的片选端。A15A13轮流出现低电平，可保证一次只选一片。用线选法扩展存储器的缺点各芯片间地址不连续。而习惯上使用连续地址,如24K范围地址从0000H到5FFFH。有相当数量的地址不能使用,否则造成片选混乱。,例6-1扩展三片2K存储芯片，试用线选法给出接线图和地址。分析：显然要11根地址线和3根片选线，分配如下低位地址线：P0.7P0.0-A7A0，P2.2P2.0-A10A8，合成11根地址线；高位地址线：P2.5、P2.4、P2.3-A13、A12、A11，作3片的片选，余下：P2.7、P2.6不用，取00扩展接线结构如图：,编址：P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0P0.7P0.01号片0011000000H00110111FFH2号片0010100000H00101111FFH3号片0001100000H00011111FFH显然，三片的地址范围是：1号片3000H37FFH2号片2800H2FFFH3号片1800H1FFFH（2）译码法译码法将低位地址总线直接连至各芯片的地址线,将高位地址总线经地址译码器译码后作为各芯片的片选信号。一般使用2/4译码器、3/8译码器，对P2口高位地址线进行译码，适用于大规模扩展。,2/4译码器、3/8译码器的引脚图：如图所示74LS13974LS138,74LS138真值表例如：在上例中同样扩展三片2K存储芯片，采用译码法低位地址线：同前P0口A7A0，P2口A10A8，合成作为11根地址线2/4译码器作为片选,高位地址线：P2口A12、A11，作为译码器输入，利用2/4译码输出端Y0、Y1、Y2作为片选。三个信号作为3片芯片的片选，实际上可选4片，本例只需3片扩展接线结构如图：,编址：P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0P0.7P0.01号片0000000000H00000111FFH2号片0000100000H00001111FFH3号片0001000000H00010111FFH显然，三片的地址范围是：1号片0000H07FFH2号片0800H0FFFH3号片1000H17FFH3/8译码器作为片选高位地址线：P2口A13、A12、A11，作为译码器输入，利用3/8译码输出端Y0、Y1、Y2三个信号作为3片芯片的片选，实际上可选8片，本例只需3片,扩展接线结构如图：,编址：P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0P0.7P0.01号片0000000000H00000111FFH2号片0000100000H00001111FFH3号片0001000000H00010111FFH显然，三片的地址范围是：1号片0000H07FFH2号片0800H0FFFH3号片1000H17FFH三、存储器扩展实例1、扩展外ROM1）扩展一片4K容量的EPROM，2732地址线：A11A0，共12根，接8031的P2.3.P2.0，P0.7P0.0片选线：P2.7P2.4，不用，取0值，2732片选端直接接地，常选中。,扩展接线结构如图：数据线：P0.7P0.02732的D7D0控制线：PSEN2732的OE端，ALE锁存器74LS373门控端G2732的地址范围：0000H0FFFH,2）线选法扩展二片2K容量的EPROM，2716，共4K地址线：A10A0，共11根，接8031的P2.2P2.0，P0.7P0.0片选线：利用P2.3，加一个非门，接存储芯片的片选端，既可完成2片的选择，而P2.72.4，取0值数据线：P0.7P0.0分别接2片2732的D7D0控制线：PSEN分别接2片2732的OE端ALE锁存器74LS373的门控端G扩展的接线如下页图所示：2732的地址范围：1号片0000H07FFH2号片0800H0FFFH,扩展的接线如下页图所示：,2、扩展外RAM1）扩展一片2K容量的RAM，6116地址线：A10A0，共11根，接8031的P2.2P2.0，P0.7P0.0片选线：P2.7P2.3，不用，取0值，因为只扩展1片，6116片选端直接接地，常选中数据线：P0.7P0.06116的D7D0控制线：WR6116的WE端RD6116的OE端ALE锁存器74LS373的门控端G6116的地址范围：0000H07FFH2）线选法扩展二片2K容量的RAM，6116，一片4K容量的ROM，2716接线图如下页所示：,扩展一片2K容量的RAM，6116,线选法扩展二片2K容量，6116，一片4K容量，27162716：0000H07FFH6116（1）：0000H07FFH6116（2）：0800H0FFFH,5-2并行I/O口扩展一、用74系列器件扩展并行I/O口常用并行I/O扩展芯片，如74LS244、74LS245、273、74LS377等1、74LS273,2、74LS244,3、扩展实例高位地址组合法，如图所示：,输入：74LS244扩展K0K7并由P2.0+RD端，全0时，74LS244选通读入K0K7状态。实现：MOVDPTR，#FEFFHMOVXA，DPTR；读入输出：74LS273扩展LED0LED7并由P2.0+WR端，全0时，74LS273将P0口数据送出，控制LED0LED7实现：MOVXDPTR，A；输出,二、可编程并行接口8255A1、8255A的基本性能可编程外设接口电路（ProgrammablePeripheralInterface)简称PPI，型号为8255（改进型为8255A及8255A-5），具有24条输入/输出引脚、可编程的通用并行输入/输出接口电路。8255A具有三个相互独立的输入/输出通道：通道A、通道B、通道C。A，B，C三通道可以联合使用，构成单线、双线或三线联络信号的并行接口。此时C口完全服务于A、B口。A口有三种工作方式：方式0、方式1、方式2。B口有两种工作方式：方式0、方式1。,2、8255A内部结构8255A内部结构由以下四部分组成：数据端口A、B、C；A组控制和B组控制；读/写控制逻辑电路；数据总线缓冲器。结构如图所示,端口A：包括一个8位的数据输出锁存/缓冲器和一个8位的数据输入锁存器，可作为数据输入或输出端口，并工作于三种方式中的任何一种。端口B：包括一个8位的数据输出锁存/缓冲器和一个8位的数据输入缓冲器，可作为数据输入或输出端口，但不能工作于方式2。端口C：包括一个8位的数据输出锁存/缓冲器和一个8位的数据输入缓冲器，可在方式字控制下分为两个4位的端口（C端口上和下），每个4位端口都有4位的锁存器，用来配合端口A与端口B锁存输出控制信号和输入状态信号，不能工作于方式1或2。A组和B组控制的作用如下：A组控制逻辑控制端口A及端口C的上半部；B组控制逻辑控制端口B及端口C的下半部。,方式选择控制字：,C端口置1置0控制字：端口C的数位常常作为控制位来使用，所以，在设计8255A芯片时，应使端口C中的各位可以用置1置0控制字来单独设置。其具体格式如下图所示。注意：C端口置1置0控制字尽管是对端口C进行操作，但此控制字必须写入控制口，而不是写入C端口。,工作方式：1）方式0是一种基本输入或输出方式，它适用于无需握手信号的简单输入输出应用场合，端口A、B、C都可作为输入或输出数据使用，输出有锁存而输入无锁存。2）方式1也称选通的输入/输出方式。在这种方式下，无论是输入还是输出都通过应答关系实现，这时端口A或B用作数据口，端口C的一部分引脚用作握手信号线与中断请求线。若端口A工作于方式1,则B可工作于方式0；若端口B工作于方式1,则A可工作于方式0或余下的13位可工作于方式0；若端口A和B同时工作于方式1,端口C余下的两位还可用于传送数据或控制信号。,3）方式2也称选通的双向I/O方式，仅适用于端口A，这时A口的PA7-PA0作为双向的数据总线，端口C有5条引脚用作A的握手信号线和中断请求线，而B口和C口余下的3位仍可工作于方式0或1。它可以认为是方式1输出和输入的组合但有以下不同：(1)当CPU将数据写入A口时，尽管OBF变为有效，但数据并不出现在PA7-PA0上，只有外设发出ACKA信号时，数据才进入PA7-PA0。(2)输出和输入引起的中断请求信号都通过同一引脚输出，CPU必须通过查询OBF和IBF状态才能确定是输入引起的中断请求还是输出引起的中断请求。(3)ACKA和STBA信号信号不能同时有效，否则将出现数据传送“冲突”。,3、MCS-51和8255A的接口方法如图所示为MCS-51和8255A的一种接口逻辑。PA口、PB口、PC口、控制口的地址分别为：7FFCH、7FFDH、7FFEH、7FFFH。,假设图中8255A的PA口接一组开关，PB接一组指示灯，如果，要将MCS-51的寄存器R2的内容送指示灯显示，将开关状态读入MCS-51的累加器A，则8255初始化和输入/输出程序如下：ORG1000HR8255：MOVDPTR，#7FFFH；MOVA，#98HMOVXDPTR,AMOVDPTR,#7FFDHMOVA,R2MOVDPTR,AMOVDPTR,#7FFCHMOVXA,DPTRRET,*三、可编程并行接口芯片8155与8255A相比，8155具有更强的功能，可以扩展单片机的I/O口、定时器、外部数据存储器RAM。1、8155芯片的构成1）逻辑结构2）引脚图3）接口信号,8155芯片的内部结构,256B静态RAM,A,定时器,B,C,口A,PA0PA7,口B,PB0PB7,PC0PC5,口C,IO/M,AD0AD7,CEALERDWRRESET,定时器输入,定时器输出,接单片机,接外设,接外设,接外设,8155引脚功能,PC3PC4PC5IO/MCERDWRALEAD0AD1AD2AD3AD4AD5AD6AD7Vss,VccPC2PC1PC0PB7PB6PB5PB4PB3PB2PB1PB0PA7PA6PA5PA4PA3PA2PA1PA0,TIMERIN,RESET,TIMEROUT,IO/M,RD、WR,2、8155的RAM和I/O口地址RAM地址-当IO/M加低电平：此时AD0-AD7上得到的地址值是指8155的某一RAM单元的地址，地址范围是：00000000-11111111分别指向8155RAM的256个存储单元。I/O口地址-当IO/M加高电平：此时AD0-AD7（仅用到低三位AD2、AD1、AD0）上得到的地址值是指8155的某一I/O口的地址，具体端口地址分配是：,8155的RAM和I/O口编址,3、8155的使用1）8155内RAM的使用：与一般外部数据存储器的使用基本一样，唯一区别是事先要使IO/M为低电平。2）8155各端口的使用：A、B、C各端口可工作于不同的工作方式，使用前要进行初始化（写命令字到命令口）。,4、扩展电路的连接实例1）以高位地址直接作为I