8位算术逻辑运算实验

计算机组成原理实验,1/25,一、实验目的,三、实验原理,四、实验连线,五、实验步骤,实验一8位算术逻辑运算实验,二、实验设备,2/25,一、实验目的,掌握算术逻辑运算器单元ALU（74LS181）的工作原理。掌握模型机运算器的数据传送通路组成原理。验证74LS181的组合功能。按给定数据，完成实验指导书中的算术逻辑运算。,3/25,二、实验设备（平台）DVCC实验机平面图,4/25,三、实验原理,运算器由两片74LS181以并/串形式构成8位字长的ALU。,运算器的输出经过一个三态门（74LS245）和数据总线相连。,运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。,锁存器的输入连至数据总线，数据开关（INPUTDEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。,数据显示灯（BUSUNIT）已和数据总线相连，用来显示数据总线内容。,5/25,74LS181芯片外特性,6/25,74LS181功能表,7/25,运算器数据通路图(图3-1),DR1,DR2,数据输入三态缓冲器门控信号SWB,数据输出三态缓冲器门控信号ALUB,数据锁存DR1打入脉冲信号LDDR1,数据锁存DR2打入脉冲信号LDDR2,运算器的输入由两个锁存器74LS273锁存并送入运算器,运算器的数据来源由8位数据开关KD0-KD7输入,运算器由两片74LS181并/串而成,运算器的输出经过三态门74LS245到BUSD0-D7,内部数据线通过LZD0-D7显示灯显示,运算器的输入经过三态门74LS245到外部数据总线并送入锁存器锁存,8/25,运算器数据通路图(简化版),9/25,四、实验连线,仔细查看试验箱，按以下步骤连线1）ALUBUS连EXJ32)ALU01连BUS13)SJ2连UJ24)跳线器J23上T4连SD5)LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边6)AR跳线器拨在左边，同时开关AR拨在“1”电平,10/25,四、实验连线-未连线,11/25,四、实验连线-ALUBUS连EXJ3,12/25,四、实验连线-ALU01连BUS1,13/25,四、实验连线-SJ2连UJ2,14/25,四、实验连线-跳线器J23上T4连SD,J23上的T4连SD,15/25,LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边,LDDR1跳线拨左边,LDDR2跳线拨左边,ALUB跳线拨左边,SWB跳线拨左边,16/25,AR跳线器拨在左边，同时开关AR拨在“1”电平,AR跳线拨左边,AR开关拨“1”,17/25,四、实验连线-连线及跳线完毕,18/25,五、实验步骤,连接线路，仔细检查核对后接通电源。用二进制数据开关KD7-KD0向DR1和DR2寄存器置入8位运算数据。检验DR1和DR2置入的数据是否正确。验证74LS181的算术和逻辑运算功能。填写实验报告表3-1中的空白数据。,19/25,20/25,步骤2.8位运算数据的置入,开始实验时，右下方的“停止运行控制”开关向上设置为运行状态；调拨8位数据开关KD7-KD0为00110101（35H），准备向DR1送二进制数据。数据输出三态缓冲器门控信号ALUB=1（关闭）。数据输入三态缓冲器门控信号SWB=0（打开）。数据重复步骤2-6，其中的步骤5将LD锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关闭）。打入脉冲信号T4，将数据35H置入DR1。DR1与LDDR2互换，即可将数据48H置入DR2。,21/25,步骤2.8位运算数据的置入,通过8位数据开关KD0-KD7输入35H,关闭输出三态门ALUB=1,打开输入三态门SWB=0,打开DR1控制信号LDDR1=1,关闭DR2控制信号LDDR2=0,打入脉冲信号T4,通过8位数据开关KD0-KD7输入48H,按下“复位”键发出总清信号,22/25,步骤3.检验DR1和DR2置入的数据,数据输出三态缓冲器门控信号ALUB=0（打开）；数据输入三态缓冲器门控信号SWB=1（关闭）；数据锁存DRi控制信号LDDR1、LDDR2=0（关闭）设置开关M、开关S3、S2、S1、S0相应值如M=1，S3、S2、S1、S0=1111，验证8位数据DR1；S3、S2、S1、S0=1010验证8位数据DR2。,步骤3.检验DR1和DR2置入的数据,打开输出三态门ALUB=0,关闭输入三态门SWB=1,关闭DR1控制LDDR1=0,关闭DR2控制LDDR2=0,设置功能选择开关M=1S3S2S1S0=1111，验证DR1置入数据,设置功能选择开关M=1S3S2S1S0=1010，验证DR2置入数据,验证DR1置入数据,验证DR2置入数据,23/25,24/25,步骤4、5.验证74LS181的算术和