数字电子电路 卡诺图法化简

.数字电子电路设计与制作，逻辑函数Karnaugh图简化，最小值和/或表达式：和项目(产品项目)的最小数量；每个和项目的变量最小。逻辑函数简化的意义：逻辑表达式越简单，实现它的电路就越简单，电路工作就越稳定。上课前复习，公式简化方法，返回，迭代利用逻辑代数的基本公式，常用公式和运算规则，也称为代数简化方法。必须依靠对公式和规则的熟练的记忆、日程经验、技术。最常用，特别需要熟练的记忆！示例1缩写函数，解决方案：示例2缩写函数，解决方案：示例3缩写函数，解决方案：示例4缩写函数，解决方案：官方缩写评估：特征：目前没有完整的方法集。没有办法以最快的速度简化。与我们对经验和公式的熟练熟练程度有关。优点：变量的数量不受限制。缺点：结果最简单，有时也不容易判断。下面介绍弥补公式简化优缺点的卡诺图形简化法。变量数超过4时，手动简化卡诺地图更难，但只要遵循适当的方法，是最快速度达到最简单结果的完美方法。知识链接逻辑函数的卡诺图简化方法，1 .最小和最小表达式，2 .卡诺图及其图，3 .用卡诺图表示逻辑函数，4 .卡诺图简化方法，1 .逻辑函数的最小项及其特性，(1)最小项：如果函数的产品项包含函数的所有变量，并且每个变量由原始变量或反向变量组成，并且只出现一次，则此产品项称为该函数的标准产品项之一，通常称为最小项。3个变量a、b和c表示8个最小项目(，(2)最小项目的显示方式：通常，最小项目用符号mi表示。下标I的确定：从最小项到原始变量为1，反向变量为0，变量排序后，依次为一个二进制数，与此二进制数对应的十进制数是此最小项的下标I。3个变量a、b和c的8个最小条目分别为、(3)最小项表达式逻辑函数之一可以用格式标准(表示为最小项的总和)和或表达式表示。这种形式是唯一的。也就是说，逻辑函数至少只能有一个表达式。示例1-7将Y=AB BC扩展到最小条目表达式。解决方案：或：2 .卡诺岛及其画法，回归，(1)卡诺岛及其构成原理，卡诺岛是按照一定规则排列最小项目的方块图。构成卡诺图的原理是：N变量的卡诺图中有2N个小方块(最小)。最小排序规则：几何必须逻辑相邻。逻辑相邻：两个最小项，只有一个变量以其他形式存在，其他都相同。可以合并逻辑相邻的最小项目。相邻项目的意义：一个是相邻的。第二个是行或列的两端。第三，相位重量折叠后位置上的重量。绘制三变量Karnaugh地图，(2)绘制Karnaugh地图，首先绘制三变量(a，b，c)函数Karnaugh地图。3变量卡诺地图有23个小方块。几何邻接在逻辑上应相邻。变量值按00、01、11、10的顺序(循环代码)排列。4变量Karnaugh地图绘制，Karnaugh地图“逻辑相邻：上、下、左、右，并表示“循环相邻”的特性，就像展开的世界地图一样。不相邻对角线。(1)在真值表中绘制卡诺图，根据变量的数量绘制卡诺图，按真值表填充每个小方块的值(0或1)即可。要注意两种顺序不同。例1-8已知y的真值表要画y的卡诺图。表1-19逻辑函数y的真值表，3。Karnaugh图中的逻辑函数，图1-13示例1-8中的Karnaugh图，(2)从最小表达式绘制卡诺图。表达式中的所有最小条目在相应的小框中填充1，其他小框中填充0。示例1-9绘制函数Y(A，b，c，d)=m(0，3，5，7，9，12，15)的卡诺图。，图1-14示例1-9中的卡诺图，(1)卡诺图的最小耦合定律结合相邻的最小项，消除变量。合并两个最小项以删除一个变量。合并四个最小条目可以删除两个变量。合并八个最小条目将删除三个变量。合并2N个最小条目将删除n个变量。4 .卡诺图缩略法，返回，合并两个相邻单元格，合并四个相邻单元，合并八个相邻单元格，(2)用卡诺图简化逻辑函数，a .基本步骤：绘制逻辑函数的卡诺图；合并相邻的最小项目(圆“1”)；写最简单的表达或表达。关键是能否正确地圈出“1”。b .正确的圆“1”的原则圆1的数量与2N圆相邻的1；1可以重复圆形。每个圆圈中出现新的1。将圆的数目最小，尽可能大，从c .圆1写最小值和表达式的方法：将每个圆和一个项目一起标记，看看圆内变量的值的变化。例如，保持不变。1使用原始变量，0使用反向变量。获得每个和项目或，最简单的和或表达式。示例1-10 Karnaugh图，其中逻辑函数Y(A，b，c，d)=m(0，1，2，3，4，5，6，7，8，10)，示例1-11简化图标逻辑函数。解决方案：额外的圆，圆组技术(防止多圆组的方法):首先圆孤立1；只用一种圆方法再绕一圈。最后一圈；检查：每个圈至少有一个没有打其他圈。5，具有不相关项目的逻辑函数及其简化，不相关项目的概念：例如，如果将8421BCD代码用作输入变量，则禁止代码1010 1111对应于6种状态的最小项目为不相关项目。例如：将ABCD设置为十进制X的二进制编码，输出X5，查找y最简单的and或表达式。解决方案：真值表、卡诺图绘制和简化。充分利用无关的项目化取得的结果简单得多。注意：循环组后，圆内的相关项目自动切换为1，圆外的相关项目自动切换为0。y=a BD BC，示例：简化逻辑函数Y(A，b，c，d)=m(1，2，5，6，9)d(10，11，12，13，11)，解决方案：绘制和简化函数的卡诺图。栅极电路的概念：实现称为逻辑栅极电路的基本和常用逻辑运算的电子电路。实现和运算的名称和语句，实现或运算的名称或语句，非运算的实现也称为碑文，也称为逆变器。单独元件门和集成门电路：单独元件门电路：通过单独元件和布线连接的门电路。简单、经济、功耗低、负载低。操作基础知识-基本逻辑闸电路，输入和输出都使用晶体管逻辑门电路。由互补对称MOS管组成的逻辑门电路。集成门电路：在半导体芯片上建立构成门电路的组件和连接，构成封装的集成门电路。目前最常用的是CMOS和TTL集成门电路。，图2二极管的开关等效电路(a)传导时间(b)切断时图1二极管的伏安特性曲线、传导电压、理想化的伏安特性曲线、1、二极管和栅极电路、知识审查、1 .电路，2 .工作原理，a，b输入信号(3V或0V)F是输出信号VCC=12V，表1电路输入与输出电压的关系，使用逻辑1，高级别(本例中为 3V)使用逻辑0，低级别(本例中为0.7V)，3 .逻辑分配和父级别和子级别分配，4 .真值表，逻辑和逻辑，5。逻辑符号6。波形图(表示逻辑功能的另一种方法)7。逻辑表达式f=ab，图3二极管和门(a)回路(c)波形图，2，二极管或栅极电路，1。电路，2 .工作方式；a、b是输入信号(3V或0V)F是输出信号。4 .真值表，实现或逻辑，3 .指定逻辑分配和高水位级别，逻辑1是高水位(本例中为 2.3V)，逻辑0是低水平(本例中为0V)，图4二极管或门(a)电路(b)逻辑符号(c)波形，5。逻辑符号6。波形图7。逻辑表达式f=a b，3，非栅极(逆变器)，图5非栅极(a)电路(b)逻辑符号，1。电路，2 .工作原理，a、b是输入信号(3.6V或0.3V)F是输出信号，返回，3 .逻辑分配和高水位级别，使用逻辑1，高水平(本例中为 3.6V)使用逻辑0，低水平(本例中为0.3V)，4。真理表，1。收集器打开门的电路结构，(2)逻辑符号：用“”打开收集器。收集器断路TTL和非门(a)电路(b)逻辑符号、收集器断路、4、收集器断路(OC门)、注意：OC闸电路必须具有外部电源和负载电阻，才能提供高水平的输出信号。OC门输出并行，线路和功能。RL是外部负载电阻。图2-20OC门输出的并行实现行和功能，2 .OC门应用程序示例，5、3状态输出门电路(TS门)、返回、3状态门线输出三种可能的状态(高水平、低水平、高电阻)。什么是高电阻状态？悬挂，悬挂状态，也称为禁止状态。电阻是，因此称为高电阻状态。电压为0V，但不是接地。因为悬浮在空中，所以用0A测量电流。控制端高水平有效三态语句，1 .逻辑符号，控制端低级有效3状态语句，以“96源”表示输出3状态。2 .三状态门的主要应用-为了实现总线传输，每个门的控制端EN必须交替地控制高水平，在任何时候只有一个门需要控制高水平。如果将总线传输实施到三状态门，则如果有8个门，则8个EN端波形必须依次处于较高水平。CMOS门电路使用知识，1 .输入电路的静电保护(1)所有直接与CMOS电路接触的工具、仪表等必须稳定接地。(2)要存储和运输CMOS电路，最好使用金属屏蔽层作为包装材料。CMOS门和TTL门电路使用知识，返回，2 .超额输入不能悬空。如果输入部悬浮在空中，传感器很容易检测到高静电电压，从而可能永久损坏设备。对于额外的输入端，可以根据功能要求连接电源或接地，或者与其他输入端并行使用。TTL门电路使用知识，1 .超额或临时未使用的输入端是高水平的，如果未悬空，则可以按以下方式处理：(1)与其他输入并行使用。(2)未使用的输入端根据电路功能要求连接电源或接地。例如，将门和非门的额外输入电源接地到门或门或非门的额外输入端。返回，项目知识目标测试，(1)逻辑变量的值，1大于0。(2)在时间和价值上进行连续变化的电信号称为模拟信号；时间和数值上分散的信号称为数字信号。()(3)数字电路中最基本的逻辑关系是和、或非。()(4)具有“不同1，相同0”功能的逻辑网关是和语句。()