数字钟设计 绝对可行完整.ppt

电子技术课程设计,一.意义、要求,综合运用电子技术课程所学知识，设计、安装、调试具体的电子线路，写出设计报告。初步了解工程设计实践的一般过程、步骤，初步掌握其一般技能。,二.考核形式,根据设计过程中各方面情况评定成绩：优、良、中、及格、不及格。,三.时间安排,1.设计（介绍方案，画系统图、连线图）2.组装、调试（约3天）3.总结报告,四.方案介绍,5.7数字电子钟计时系统,一.设计任务和基本要求,用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下：采用LED显示累计时间“时”、“分”、“秒”。具有校时功能。具有整点报时功能。,二.设计方案,数字钟（石英钟）走时准确、价格低廉、方便实用。,组成：振荡器、分频器、计数器、译码器、显示器,译码,时计数/24进制,译码,分计数/60进制,译码,秒计数/60进制,晶体振荡器,分频器,校时电路,分信号,时信号,时、分、秒计数,译码、显示,秒信号产生,校时,秒信号(1Hz),32768Hz,1.秒信号发生器,产生标准秒信号，信号的稳定性、精度直接决定着数字钟的准确度。,+VDD,16,说明：Q4Q1310个输出端Q13214分频Q12213分频Cr清零端（高电平有效）,CD406014级串行二进制计数器/分频器和振荡器,2.秒、分、时计数器,进行秒、分、时的计时，由两个60进制和一个24进制计数器构成。,CD4029二/十、加/减、可预制的CMOS计数器,管脚图见电子电路实验与虚拟技术P230,0000,1000,0100,1100,0010,1010,0110,1110,0001,1001,0000,CD4029时序图（十进制加法）,（1）秒、分计数器60进制,同步级联,（2）时计数器24进制,CD4029,Q3,Q2,Q1Q0,B/D,U/D,PE,J3J0,CO,CI,CP,5V,CD4029,Q3,Q2,Q1Q0,B/D,U/D,PE,J3J0,CO,CI,CP,5V,时脉冲,0010,0100,CD4081,异步级联,3.译码显示电路,译码将计数器的8421码转变为显示控制信号。显示显示计时情况。,LED共阳显示器,74LS47BCD7段译码器/驱动器,是一种与共阳极数字显示器配合使用的集成译码器。输出低电平有效。管脚图见电子电路实验与虚拟技术附录，功能表见数字教材译码器7448。,CD4011管脚图见电子电路实验与虚拟技术附录,要求：,1.画出数字钟电路的系统图（将图5.7.2、5.7.3、5.7.4、5.7.5、5.7.6综合画在一张图中）。2.画出数字钟各个组成部分的连线图（重复部分可以省略）。（每组一份）,五.组装、调试方法,1.组装：,原材料：数字集成器件、电阻、电容、晶体、按键（导线代替）；若干导线、面包板。(展示实物并介绍）,红色（第一位数字）,紫色（第二位数字）,橙色（乘数）,金色（允许误差）,固定式电阻色标法,标称值27KW，允许偏差5,见P226,总体布局：公共的电源线（红线）、地线（黑线）（全部连通）。TTL与CMOS集成电路均采用+5V电源电压供电。布局合理：,工艺：整齐、美观、简洁、可靠。(展示实物）,2.调试：,各个击破:振荡分频计数、译码、显示（秒、分、时）校准,调试手段：数字显示器查看结果，万用表测试状态，示波器观察波形。,常见故障：接线错误，接触不良，元件损坏。,查找方法：观察法：检查接线，发现错误。测试法：万用表电阻档测试两点之间是否接通；直流电压档测试电源电压是否加上，输出电平是否正确。示波器测试各点波形是否正确。替换法：同种元器件相互替换，以证明是否损坏。（备有专用仪器可供测试）,六.注意问题,1.安全：,人身安全，仪器安全，元件安全。避免以下几种情况：电源接反或过大，带电操作，管脚断裂（插、拔方法不得当）。集成元件输出端直接接地、接电源、相并。,2.妥善保管元件、工具。,元件每组一套（清单见后）工具每组一套（清单见后）,元件损坏，经确认后可以以旧换新（张老师）。工具丢失，赔偿原物。仪器定位，不能带出实验室。,3.独立完成,每组同学需分工合作，同心协力，独立完成任务。教师只给以方法指导。完成后请及时通报，由教师验收通过。周三下午之前完成。,4.地点、时间,地点：模拟、数字电子技术实验室，相对固定。,时间：,元件清单（每组一套）,集成元件：CC4029674LS476LED共阳显示器6CC40112CC40811CD40601CD40131,电阻：360W61MW110KW4电容：100pf2晶体：32768Hz1,工具（每组一套）