数字系统设计与Verilog HDL(第4版)第1章 EDA技术概述_第1页
数字系统设计与Verilog HDL(第4版)第1章 EDA技术概述_第2页
数字系统设计与Verilog HDL(第4版)第1章 EDA技术概述_第3页
数字系统设计与Verilog HDL(第4版)第1章 EDA技术概述_第4页
数字系统设计与Verilog HDL(第4版)第1章 EDA技术概述_第5页
已阅读5页,还剩22页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

.数字系统设计和VerilogHDL (第4版)、数字系统设计和VerilogHDL (第4版)、第1章EDA技术概要、 1.1EDA技术及其发展1.2Top-down设计和IP核心复用1.3数字设计流程1.4中常用的EDA软件工具1.5EDA技术的发展趋势电子技术(EDA )使计算机与工作平台是以EDA软件工具为开发环境,将PLD设备或ASIC专用集成电路设计为目标设备来实现电路系统的技术。 1 .电子计算机辅助设计(CAD )2.电子计算机辅助设计(CAE )3.电子设备(EDA )、1.1EDA技术及其发展、EDA技术应用领域、EDA技术的新发展(2)IP(IntellectualProperty )核在电子设计领域得到广泛应用。 (3)嵌入式微处理器软核的出现,更大规模的FPGA/CPLD设备陆续出现,SoPC(SystemonProgrammableChip )进入了实用化阶段。 (可通过FPGA进行实现完整硬件的DSP (数字信号处理)处理。 (5)在设计和仿真两方面,支持标准硬件描述语言的EDA软件不断涌现,出现系统级、行为验证级硬件描述语言,使复杂电子系统的设计和验证更加高效。现代EDA技术特点;(1)采用硬件描述语言(HDL )设计;(2)逻辑集成和优化;(3)开放性和标准化;(4)更完整的库;1.2 top-down设计和IP核心复用;1.2.1Top-down设计;1.2.2Bottom-up设计; 1.2.3IP多路复用技术与SOC 1.2.1Top-down设计、Top-down设计必须经过“设计-验证-设计变更-再验证”的过程,在实现要求结果的功能、达到速度、功耗、价格、可靠性的平衡之前重复进行。 Bottom-up设计,即自下而上的设计,由设计者调用设计库的组件(例如各种门、加法器、计数器等)来满足其需求的系统缺点:效率低、容易出错、1.2.2Bottom-up设计、IP (集成电路) IP核心(IP模块):经验证的可重复使用的电路功能模块,功能完整,性能指标可靠。 尽管是用IP复用(IPreuse )、1.2.3IP复用技术和SoC、软件IP-VHDL等的硬件记述语言记述的功能块,但是在具体的电路元件中未提及这些功能。 固定IP :完成了综合功能块。 硬IP-设计的最后阶段产品:面罩。IP核与SoC设计、SoC:SYSTEMonaCHIP、1.3数字设计流程、基于FPGA/CPLD的数字系统设计流程、1 .电路图输入(Schematicdiagrams)2、硬件描述语言(HDL文本输入)、设计输入、(1)ABEL-HDL VHDL (4)VerilogHDL、IEEE标准、硬件描述语言和软件编程语言存在本质差异的集成(Synthesis )将高级设计描述自动转换为低级描述的过程行为集成:算法表示、行为描述到寄存器传输级别(RTL ) 转换逻辑合并:从RTL级别描述转换为逻辑门级别(包括触发器)布局合并或结构合并:从逻辑门表示转换为布局表示或者转换为PLD设备的布局表示合并是能够自动实现上述转换的软件工具的电路图或HDD 、c、ASM .程序、CPU指令/数据代码: 0100101000101100、软件程序编译器COMPILER、软件编译器与硬件积分器的区别、VHDL/VERILOG .程序、 为ASIC设计提供的电路网表文件可以理解为(a )软件语言设计目标流、(b )硬件语言设计目标流、布局布线、布局布线将综合生成的电路逻辑网表映射到具体的目标设备来实现,生成最终的可下载文件的过程布局布线将集成的网表文件逻辑映射到某个特定的目标设备,将整个设计划分为适合设备内逻辑资源实现的逻辑小块,根据用户设置在速度和面积之间进行选择和折中的布局, 将分割的逻辑小块配置在设备内部的逻辑资源的特定位置,使连接变得容易的布线利用设备的布线资源,完成各功能块之间和反馈信号之间的连接。模拟(Simulation ),功能模拟(FunctionSimulation )时间序列模拟,模拟是设计电路功能的验证,将编程配置,适应生成的编程文件流入PLD设备通常,基于EEPROM工艺对非易失性结构PLD设备的下载称为程序,基于SRAM工艺结构对PLD设备的下载称为Configure。1.4常用EDA软件工具、集成FPGA/CPLD开发工具逻辑集成器模拟工具和其他设计工具、集成FPGA/CPLD开发工具、逻辑集成器(Synthesizer )、模拟工具(simulation ) .1.5EDA技术的发展趋势,1 .高性能的EDA工具将进一步发展超大规模集成电路的集成度和工艺水平。 市场继续对系统集成度提出更高的要求。 高性能的EDA工具不断提高自动化和智能化程度,为嵌入式系统设计提供了强大的开发环境。 计算机硬件平台的性能大大提高,为复杂的SoC设计提供了物理基础。1.5EDA技术的发展趋势;2.EDA技术向融合ASIC和FPGA的3.EDA技术应用领域发展。 1.2现代EDA技术的特点是什么1.3top-down设计方式? 1.4数字系统的实现方式是什么? 1.5IP多路复用技术有哪些优缺点,IP核对EDA技术的应用和发展有什么意义? 用1.6硬件描述语言设计数字电路的好处是什么? 1.7根据自己的使用情况讨论

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论