第4章-存储器.pptx

第4章内部存储器目录,4.1存储系统概述4.2内部存储器的作用及其分类内存的分类、作用、和主要技术指标4.3半导体存储器的组成及工作原理SRAM、DRAM、和各种ROM的原理和组成4.4RAM的基本工作方式4.5内存模组与基本结构逻辑Bank与芯片容量表示方法内存条（模组）的结构及工作原理4.6主流内存条介绍FPMDRAM、EDODRAM、SDRAM、DDR、DDR2、DDR3几种常见内存接口类型及性能比较4.7内存相关技术双通道内存技术参数及优化技术规范及标注格式,4.1存储系统概述存储体系,存储系统是计算机的重要组成部分,用来存储计算机工作需要的信息（程序和数据）的部件，构成计算机的信息记忆功能。存储器可分为两大类：内部存储器和外部存储器。,内部存储器外部存储器,微机存储系统的层次结构,接口,主机系统,4.2内部存储器的作用及分类作用,内存储器与外存储器的构成内存储器均为半导体存储器；外存储器有磁性存储器、光存储器和半导体存储器三种。内存的作用：运行程序；暂存常用的程序、数据；与外存储器、外设交换数据的缓冲存储。,外存储器,内存储器与外存储器的系统连接关系：,总线/存储器通道,4.2内部存储器的作用及分类分类,半导体存储器,DRAM(DynamicRAM)用作主存储器SRAM(StaticRAM)用作Cache、寄存器PROM(ProgrammableROM)早期用作计算机只读存储器EPROM(ErasablePROM)早期用作计算机只读存储器EEPROM(ElectricallyEPROM)现在用作计算机只读存储器FlashMemory现在用作计算机只读存储器,4.2内部存储器的作用及分类内存的主要技术指标,存储容量：存储器可以容纳的二进制信息量称为存储容量。以字节(B:Byte)为单位。1KB=210=1024B1MB=220=1024KB=1,048,576B1GB=230=1024MB=1,048,576KB=1,073,741,824B速度：读取时间=存储器从接收读出命令到被读出信息稳定在存储器输出端的时间，一般单位为ns(10-9秒)。DRAM芯片一般为几十ns，SRAM芯片为几ns。其他速度包括写入速度（一般与读取速度差别不大）、擦除速度等。带宽：(存储器位数/8)X读取速度峰值，单位为MB/s。突发访问支持：向存储器发出一次地址，可以连续读/写多个字节。目前由DRAM芯片构成的内存条（模块）突发传送模式下读写速度可以达到几个ns。,4.2内部存储器的作用及分类内存的主要技术指标,错误校验：内存在读写过程中检测和纠正错误的能力，常用的错误校验方式有Parity、ECC。奇偶校验(Parity)：每个字节增加一位，共9位，增加的一位用于奇校验或偶校验。只有检错能力。ECC(ErrorCheckingandCorrecting)：一般每64位增加8位。由于差错控制。ECC的功能不但使内存具有数据检错能力，而且具备了数据纠错功能，ECC可以纠正存储器访问的绝大多数错误。关于SPD(SerialPresenceDetect)：用1个小容量EEPROM芯片，记录内存的速度、容量、电压与行、列地址带宽等参数信息。当开机时PC的BIOS将自动读取SPD中记录的信息，以完成正确的硬件参数设置(如外频、读取时间、及各种延时)。,SPD芯片,4.3半导体存储器的组成及工作原理SRAM,SRAM工作原理触发器SRAM基本存储电路单元：双稳态触发器（如D触发器）1位存储器。8个双稳态触发器集成为一个字节的存储单元（寄存器）。,D触发器,六管CMOS静态存储单元,静态RAM的存储单元,4.3半导体存储器的组成及工作原理SRAM,4.3半导体存储器的组成及工作原理SRAM,SRAM芯片：内部由存储矩阵、地址译码器、存储控制逻辑和I/O缓冲器组成。,A0AM-1:地址线D0DN-1:数据线RD/WR:读写控制OE:输出允许(OutputEnable)CE:片选(ChipEnable),将M条地址线译码，产生2M条输出，选中指定单元,由2M个存储单元构成的存储阵列。,根据输入的读/写控制信号完成指定单元的读/写控制。,实现芯片与数据总线的双向数据传输控制。,4.3半导体存储器的组成及工作原理DRAM,DRAM的位存储电路：为MOS管+电容器动态存储电路，其记忆信息的机理是依靠电容器C存储电荷的状态，电容器C有电荷时，为逻辑“l”，没有电荷时，为逻辑“0”。,单元读写：只有行选择信号和列选择信号同时有效时才选中该存储单元，再根据数据线状态和控制电路完成对电容电压的读取(读)或对电容的充放电(写)。,刷新：由于电容器存在漏电，因此需要定期对电容器充放电，每隔一定时间(一般2ms左右的刷新周期)就要刷新一次。刷新是按行进行，一次一行，一个刷新周期完成所有行的刷新。,4.3半导体存储器的组成及工作原理DRAM,DRAM芯片结构：存储阵列为多页面结构，地址线为行地址和列地址分别传送，由行选通(RAS)信号和列选通信号控制。数据线分为输入和输出，WE有效为写，无效为读。,RAS：RowAddressStrobeCAS：ColumnAddressStrobe,4.3半导体存储器的组成及工作原理DRAM,DRAM的控制电路：用8片Intel2116DRAM芯片(16K1位)组成的16KB的存储器的简化的DRAM控制电路。,刷新计数器,刷新地址多路器,行列地址多路器,刷新时钟,刷新,多路控制,数据总线,地址总线,RASCASWE,A0A6,A7A13,RA0RA6,MA0MA6,数据多路器,RA0RA6:刷新地址A0A13:总线地址MA0MA6:芯片地址WE:写控制,数据输入数据输出,2116,存储器,A0A6,4.3半导体存储器的组成及工作原理ROM,只读存储器ROM：一旦有了信息，就不能轻易改变，也不会在掉电时丢失。ROM器件的特点：只读，写入需要特殊操作；结构简单，所以位密度高。具有非易失性，所以可靠性高。读速度慢。ROM的技术发展过程：掩膜ROMPROMEPROMEEPROMFlashMemory,4.3半导体存储器的组成及工作原理ROM,掩膜ROM这种ROM是由制造厂家利用一种掩膜技术写入程序的，掩膜ROM制成后，不能修改。根据制造工艺可分为MOS型和TTL型两种。MOS型ROM功耗小、速度慢；而TTL型则速度快、功耗大，速度较快。掩模ROM大量用于成熟设计的电子产品中，成本低。,4.3半导体存储器的组成及工作原理ROM,2.PROM可编程ROMPROM虽然可由用户编程，但只能有一次写入的机会，一旦编程(写入)之后，就如掩模式ROM一样。PROM存储器使用熔断丝，熔断丝原始状态导通(1)，将熔断丝烧断编程为0。常用于电子游戏机、电子词典，RFID标签、植入式医疗器械、HDMI接口等预存固定资料或程序的各式电子产品之中。,4.3半导体存储器的组成及工作原理ROM,3.EPROM可擦除可编程ROMEPROM通过紫外线照射可以将信息全部擦除(全部为1)。EPROM可重复编程。适合于系统开发研制时使用。EPROM虽然具有可反复编程的优点，但需要专用的紫外线擦除器，且只能整体擦除。由于其擦除特殊，玻璃窗口成本较高，逐渐退出市场。,32KB(256Kbit)EPROM27C256,EPROM擦除器,4.3半导体存储器的组成及工作原理ROM,4.EEPROM电可擦除可编程ROM可通过电信号全部或部分擦除，能完成在线编程（ISP-InSystemProgram）。通过程序方式可实现读写，但其读写速度比RAM慢的多。相比EPROM，EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压来抹除芯片上的信息。读取时，只需要低电压（一般+5V）供电。编程写入时，通过编程电压（一般+25V,较新者可能使用12V或5V）写入或擦除数据。由于EEPROM的优秀性能，以及在线操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及快闪存储器芯片，甚至取代部份硬盘功能（固态硬盘）。它与高速RAM成为当前最常用且发展最快的两种储存技术。,4.3半导体存储器的组成及工作原理ROM,FlashMemory快闪存储器属于EEPROM，新一代的非易失存储器。1984年东芝公司发明，Intel于1988年推出第一款商业性的NORFlash芯片。东芝在1989年推出了NANDFlash。特点：采用单管结构（EEPROM为双管结构），集成度高；内部为分块/分页结构（一般1页512B几KB，1块由多个页组成）。块是擦除单位，写入之前必须整块擦除；写入速度比读取速度慢很多。数据保存时间10年，数据重写次数105106次可靠性高，抗高压和高温。目前被广泛用于移动存储器（U盘）和存储卡。在PC机中取代原来的PROM/EEPROM，用来保存BIOS程序。从发展趋势看，可能逐步取代磁性存储器。,NORFlash和NANDFlash的比较,4.3半导体存储器的组成及工作原理ROM,FlashMemory快闪存储器SLC每个存储单元内存储1位二进制数，称为单级存储单元(single-levelcell,SLC)优点：传输速度快，功率低和储存单元的寿命长。缺点：由于每个存储单元包含的二进制位少，同样容量成本高由于快速的传输速度，SLC快闪存储器技术会用在高性能的记忆卡。,4.3半导体存储器的组成及工作原理ROM,FlashMemory快闪存储器MLC：多级存储单元快闪存储器(Multi-levelcellflashmemory,MLCflashmemory)可以在每个存储单元内存储2位以上的二进制。MLC快闪存储器可降低生产成本，但传输速度较慢，功率消耗较高和储存单元的寿命较低用在标准型的记忆卡。,4.3半导体存储器的组成及工作原理ROM,FlashMemory快闪存储器按照2008年的资料，全球Flash产业中韩国三星(Samsung)占率高达40.4%(46亿1千4百万美元)，其次是日本东芝(Toshiba)的28.1%(32亿5百万美元)第三是韩国海力士(Hynix)的15.1%(17亿2千7百万美元)第4为美国美光(Micron)7.9(8亿9千7百万美元)第5为美国英特尔(Intel)5.8(6亿6千万美元)苹果公司大约消耗了全球Flash总产量的13。,4.3半导体存储器的组成及工作原理ROM,FlashMemory快闪存储器应用,USB移动盘,各种存储卡,固态硬盘,数码产品,4.4RAM的基本工作方式,读写操作过程：RAM单元的读写操作过程包括地址锁存、译码、单元读写和数据传输几个步骤。,4.3半导体存储器的组成及工作原理组成,内存的构成：由多片存储器芯片，结合辅助电路构成的存储器模块或存储器子系统。以SRAM为例（简单，不需要刷新电路）：由8片256KB的存储器芯片构成2MB内部存储器。构成的存储器的地址空间为000000H1FFFFFH。,256KB芯片符号Add.Bus：18位地址总线DataBus：8为数据总线CE：片选信号WR：写控制命令OE：输出允许命令,4.3半导体存储器的组成及工作原理组成,内存构成,4.3半导体存储器的组成及工作原理工作原理,内存读取,根据高位地址，经过译码输出选中指定芯片,根据低位地址，直接送到芯片，选定指定单元,控制总线发出读取命令，经过控制电路输出WR无效，OE有效。指定芯片、单元数据从芯片输出,根据读取命令，控制双向缓冲期为输出方向通路，将数据送到数据总线,4.3半导体存储器的组成及工作原理工作原理,内存写入,根据高位地址，经过译码输出选中指定芯片,根据低位地址，直接送到芯片，选定指定单元,控制总线发出读取命令，经过控制电路输出WR有效，OE无效。将数据写入指定芯片的指定单元,处理器将要写入存储器的数据送到数据总线，并根据控制命令设置双向缓冲器为输入方向通路,4.3半导体存储器的组成及工作原理内存的组成,存储芯片阵列：模块的数据位宽一般大于存储器芯片的数据位宽，目前使用的存储器模块的数据位宽为64位，存储器芯片的数据位宽一般为4位、8位或16位。,4.3半导体存储器的组成及工作原理内存的组成,地址译码器：可以使用单译码和双译码结构，双译码结构的译码器构造简单。单译码结构中，存储单元成线性排列双译码结构中，存储单元组成阵列形式,4.5内存模组的基本构造,内存模组(内存条)由多块DRAM芯片组成，如早期的4MX8的模组，采用30线的SIMM封装，将8片4MX1的芯片封装的一起。模组引线A0A10：行、列地址线；DQ1DQ8：数据线；CAS：列选通信号;RAS：行选通信号；WE：写命令，0=写，1=读,4.6主流内存条介绍,内存条目前内存的物理结构都是条状的模块，由DRAM芯片构成的条状电路模块。内存条的使用必须符合芯片组的要求类型接口位宽单条容量电压应用时代=DRAM30SIMM8256K4M5286/386/486FPMDRAM72SIMM32432M5486/PentiumEDODRAM72SIMM32432M5PentiumSDRAM168DIMM6432256M3.3PentiumRambusDRAM184RIMM1664M1G2.5PentiumDDRSDRAM184DIMM64128512M2.5PentiumDDR2SDRAM240DIMM64256M1G1.8Pentium=SIMM:SingleIn-lineMemoryModuleFPM:FastPageModeDIMM:DualIn-lineMemoryModuleEDO:ExtendedDataOutRIMM:RambusIn-lineMemoryModuleDDR:DoubleDataRate,4.6主流内存条介绍FPMDRAM,FPM(FastPageMode)DRAM增加4字节的突发传送模式，当连续的4个字节在同一行时，在送出行地址和列地址读出第一个数据后，下面的三个数据可以只送出列地址即可以读出。省去了传送三次行地址的时间。,向DRAM传送行地址,向DRAM传送列地址1,从DRAM读取数据1,向DRAM传送列地址2,在突发传送期间，必须完成前一次的读写，才可以传送下一个列地址。,4.6主流内存条介绍EDODRAM,EDO(ExtendedDataOut)DRAMEDODRAM是在FPMDRAM的基础上的改进，由于引入了预读取机制，EDODRAM可以在输出数据的同时进行下一个列地址选通。EDODRAM的速度比FPMDRAM提高5%。,向DRAM传送列地址2，同时读取数据1,向DRAM传送行地址,向DRAM传送列地址1,4.6主流内存条介绍SDRAM,SDRAM(SynchronousSRAM)FPM和EDO存储模组中只有一个Bank，SDRAM有多个Bank，在单元组织上采用交叉存放。如果有两个Bank，Bank0和Bank1交错读写，在读写某一个Bank时，另一个Bank完成预充电。SDRAM的读写是和系统总线时钟clock同步的。SDRAM是64位位宽，3.3伏工作电压。,4.6主流内存条介绍DDR,DDR(DoubleDataRate)SDRAM：在SDRAM的基础上，内部具备2bit预取机制，存储阵列由双存储体构成，交叉编址，一个存储体输出的同时准备另一个存储体数据。采用时钟的上、下沿分别传输数据，使传送带宽增加一倍。在相同的时钟频率下，DDR比SDRAM的传输速度提高一倍。DDRSDRAM为64位位宽，2.5伏工作电压。,4.6主流内存条介绍DDR,SDRAM与DDRSDRAM：DDR在相同的工作时钟频率下的数据传输速率比SDRAM提高一倍。,4.6主流内存条介绍DDR2/DDR3,DDR2SDRAM：DDRSDRAM的改进型，使用4bit预取机制，实现更高的传输速率。DDR3SDRAM采用8bit预取机制。,DDR2工作电压1.8伏，DDR3工作电压1.5伏。,内存带宽计算,内存带宽计算公式：带宽=内存核心频率内存总线位数倍增系数。DDR的倍增系数就是2。DDR2一次预读4bit数据，是DDR一次预读2bit的2倍，因此，它的倍增系数是2X2=4。DDR3一次预读8bit，是DDR2的2倍，DDR的4倍，所以，它的倍增系数是2X2X2=8。,内存带宽计算,内存有三种不同的频率指标，它们分别是核心频率、时钟频率和数据传输频率。核心频率即为内存Cell阵列(MemoryCellArray)的工作频率，它是内存的真实运行频率；时钟频率即I/OBuffer（输入/输出缓存）的传输频率；数据传输频率则是指数据传送的频率，目前用MT/S为单位，每秒传输百万次。DDR3-800内存的核心频率只有100MHz，其I/O频率为400MHz，数据传输频率则为800MT/S。若是单通道，数据总线位宽为64bit，所以内存带宽=100648/8=6400MB/s=6.4GB/s若采用双通道技术，位宽为64X2=128bit。带宽=1001288/8=12.8GB/s,内存条的结构,下面所示的DDR3SDRAM为例，介绍内存条的结构。,内存条的结构,散热片有些高端内存条带有散热片,内存芯片的封装,目前内存的封装方式主要有TSOP、BGA、CSP等三种，封装方式直接影响着内存条性能优劣。TSOP封装：TOSP的特点就是在封装芯片的周围做出很多引脚。TSOP封装操作方便，可靠性比较高，是目前主流的封装方式。BGA封装：球栅阵列封装，其最大的特点就是芯片的引脚数目增多了，组装成品率提高了。采用BGA封装可以在内存的在体积不变而的情况下将对内存容量提高二到三倍，与TSOP相比，它具有更小的体积、更好的散热性能和电性能。CSP封装：CSP作为新一代封装方式。CSP封装不但体积小，同时也更薄，更能提高内存芯片长时间运行的可靠性，芯片速度也随之得到大幅度的提高。目前该封装方式主要用于高频DDR内存。,内存的封装：,TSOP,BGA,内存芯片的封装,Tiny-BGA,mBGA,内存芯片的封装,CSP,WLCSP,内存芯片的封装,内存条的接口形式,DIMM（DualInlineMemoryModule，双列直插内存模块,内存条的接口形式,SO-DIMM（SmallOutlineDIMMModule）为了满足笔记本电脑对内存尺寸的要求,4.7.1内存相关技术双通道技术,双通道通过在内存控制器（北桥芯片或MCH）上增加两个存储器通道，使用现有的存储器模组实现两个通道并行工作，在同时安装两条64位的DDR或DDR2存储器条，可以实现128位的位宽。,支持双通道的主机板一般都有4个DIMM存储器插槽，两个内存条必须插到同颜色的插槽才可以配置成双通道模式。,4.7.1内存相关技术三通道技术,三通道随着In