ch07-2-1触发器的电路结构和工作原理

7.2边沿触发器的电路结构和工作原理,7.2.1S-R触发器,7.2.2D触发器,7.2.3J-K触发器,5.3触发器的电路结构和工作原理,1.锁存器与触发器,锁存器在E的高(低)电平期间对信号敏感,触发器在CP的上升沿(下降沿)对信号敏感,sunwq,3,用RS触发器构建边沿触发的D触发器,RS触发器,74AHC74双D触发器,sunwq,4,正边沿触发式D触发器的功能特性,(1),(2),(3),(4),(5),sunwq,5,具有使能端的边沿触发式D触发器,sunwq,6,简单的回顾,双稳态元件,锁存器,带使能端的锁存器,边沿触发的触发器,sunwq,7,用RS触发器构建边沿触发的JK触发器,RS触发器,JK触发器,74HC112双JK触发器,sunwq,8,边沿触发的J-K触发器,Example8-6,sunwq,9,边沿触发式(EdgeTriggered)触发器,只在时钟信号的上升沿或者下降沿改变状态,上升沿触发,下降沿触发,CLK,CLK,sunwq,10,触发器和锁存器再比较,D锁存器,上升沿触发的D触发器,CLK,锁存器(Latch)连续地监测其输入，并且独立于时钟信号而在任何时候都可以改变输出触发器(Flip-flop)连续地监测输入信号，并只在时钟信号所确定的时刻改变其输出同步(Synchronous)：与时钟信号同步,sunwq,11,扫描触发器,TE:TestEable,测试使能TI:TestInput,测试输入,sunwq,12,扫描触发器,当TE有效时，D输入被禁止，触发器的数据从TI输入。,sunwq,13,扫描触发器,当TE无效时，电路特性和普通的D触发器没有区别。,sunwq,14,边沿触发式J-K触发器,sunwq,15,T(Toggle)触发器,sunwq,16,边沿触发式触发器的一些商用电路,sunwq,17,主从式（Master-slave）触发器,在时钟脉冲信号高电平期间数据进入触发器，在下降沿输出反映输入的变化因此也称为脉冲触发型触发器(PulseTriggeredFlip-flops)为了使得输出能正确地反映输入的变化，要求在时钟脉冲信号为高期间，输入不发生变化。,sunwq,18,主从式RS触发器,sunwq,19,主从式RS触发器,sunwq,20,主从式J-K触发器,主从式JK触发器,主从式RS触发器,sunwq,21,主从式J-K触发器时序图示例,Example8-10,sunwq,22,建立时间和保持时间,tpLH(CQ),tpHL(CQ),thold:保持时间,tsetup:建立时间,sunwq,23,触发器的特性方程,SR锁存器,JK触发器,T触发器,D触发器,5.3触发器的电路结构和工作原理,主锁存器与从锁存器结构相同,1.电路结构,5.3.1主从触发器,TG1和TG4的工作状态相同,TG2和TG3的工作状态相同,2.由传输门组成的CMOS边沿D触发器,工作原理：,TG1导通，TG2断开输入信号D送入主锁存器。,TG3断开，TG4导通从锁存器维持在原来的状态不变。,(1)CP=0时:,=1，C=0，,Q跟随D端的状态变化，使Q=D。,工作原理：,(2)CP由0跳变到1:,=0，C=1，,触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号,TG3导通，TG4断开从锁存器Q的信号送Q端。,。,2.典型集成电路,74HC/HCT74中D触发器的逻辑图,74HC/HCT74的功能表,74HC/HCT74的逻辑符号和功能表,具有直接置1、直接置0，正边沿触发的D功能触发器,5.3.2维持阻塞触发器,1.电路结构与工作原理,根据确定触发器的状态,4,CP=0,2、工作原理,Qn+1=Qn,D信号进入触发器,为状态刷新作好准备,4,当CP由0跳变为1,在CP脉冲的上升沿，触法器按此前的D信号刷新,1,1,0,1,4,当CP=1,在CP脉冲的上升沿到来瞬间使触发器的状态变化,D信号不影响、的状态，Q的状态不变,0,1,0,2.典型集成电路-74LS74,5.3.3负边沿触发JK触发器,负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来决定的。而在CP变化前后，输入信号状态变化对触发器状态都不产生影响。,1、电路结构,2、工作原理和逻辑功能分析,设,2、CP=1时，门BB被解除封锁，基本RS触发器的状态可以通过B，B继续保持状态不变，这时各门输出函数式为,无论J、K如何改变，输出均不改变。,1、CP=0时，B、B、G3、G4同时被CP封锁，P=P=1,门A、A是打开的，基本RS触发器通过A、A的反馈互锁保持不变。,3、CP的上升沿和下降沿的瞬间电路工作状态的变化。,（1）CP由0到1的上升沿到来瞬间，G3、G4延时，B,B先打开，先有然后出现。此时与CP=1时情况相同，J、K不起作用。,（2）在CP由1到0的下降沿瞬间，G3、G4的延迟，B=B=0，P、P要保持一个tpd的延迟，此时，A，A与或非门构成基本RS触发器，此时代入同步RS触发器的特性方程式，得到,此后，门G3、G4被CP=0封锁，P=P=1，触发器状态Q不再受JK触发器信号变化的影响。,0,0,0,由此可知，该触发器只有在CP下降沿的时刻，才能使输出Q发生变化，具有边沿触发的特点。,负边沿触发的JK触发器的真值表,当J=K=0时，；J与K相反时，状态随J；J=K=1时，。即0、0不变；0、1出0；1、0出1；1、1翻转。,设,下降沿触发的JK触发器的理想波形图,T触发器和T触发器,T和T触发器的逻辑功能T和T触发器是一种可控翻转触发器。在CP的作用下，根据输入信号T情况的不同，决定触发器是否翻转。当T=0时，CP作用沿到来触发器并不翻转，保持原状态；当T=1时，CP作用沿到来，触发器将发生翻转。T触发器，CP作用沿到来时，其状态一定发生翻转，所以其功能就是令T=1的T触发器。,T和T触发器无独立产品。,用JK、D触发器转换实现T和T触发器,由JK触发器构成的T,T触发器,用D触发器构成的T,T触发器,5.3.4触发器的动态特性,动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。,建立时间,保持时间,脉冲宽度,传输延时时间,传输延时时间,保持时间tH：保证D状态可靠地传送到Q,建立时间tSU：保证与D相关的电路建立起稳定