数字电路学习总结

1 电子技术基础数字部分总结 张步阳张步阳 20130817 20130817 华中科技大学华中科技大学 机械科学与工程学院机械科学与工程学院 1. 逻辑代数的基本定律和恒等式 0、1 律： A + 0 = A A 0 = 0 A + 1 = 1 A 1 = A A + A = A A A = A 互补律：A + A = 1 A A= 0 结合律：A + B + C = (A + B) + C A B C = (A B) C 交换律：A + B = B + A A B = B A 分配律：A ( B + C ) = AB + AC A + BC = ( A + B )( A + C ) 反演率（摩根定理） ：ABC.ABC. A BC.ABC. 吸收率： A+AB=A A(A+B)=A A+AB=A+B (A+B)(A+C)=A+BC 常用恒等式：AB+AC=BC=AB+AC AB+AC+BCD=AB+AC 以上所列出的基本公式反映了逻辑关系，而不是数量之间的关系，在运算中不能简单套 用初等代数的运算规则。例如初等代数中的移向规则就不能用，这是因为逻辑代数中没 有减法和除法的缘故。 2. 最小项的定义及其性质： n 个变量 X1, X2, , Xn 的最小项是 n 个因子的乘积， 每个变量都以它的原变量或非 变量的形式在乘积项中出现，且仅出现一次。一般 n 个变量的最小项应有 2n个。 最小项的性质： （1） 对于任意一个最小项，只有一组变量取值使得它的值为 1； （2） 对于变量的任一组取值，任意两个最小项的乘积为 0； （3） 对于变量的任一组取值，全体最小项之和为 1。 3. 卡诺图（真值表）化简逻辑函数软件下载地址： 4. 对于一个逻辑电路，其输出状态在任何时刻只取决于同一时刻的输入状态，而与电路原 来的状态无关。组合逻辑电路的结构具有如下的特点： （1）输出、输入之间没有反馈延 迟通路； （2）电路中不含有记忆功能的原件。 5. 电路在信号电平变化瞬间，可能与稳态下的逻辑功能不一致，产生错误输出，这种现象 就是电路中的竞争冒险竞争冒险。 6. 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象， 称为竞争竞争。两个输入端可以是不同变量所产生的信号，但其取值的变化方向是相反的， 也可以在一定条件下，门电路输出端的逻辑表达式简化成两个互补信号相乘或相加，即 L=AA或者 L= A+A。竞争而可能产生输出干扰脉冲的现象称为冒险冒险。 7. 在一个复杂逻辑系统中，由于信号的传输路径不同，或者各个信号延迟时间的差异、信 号变化的互补性以及其他一些因素，很容易产生竞争冒险现象，因此在电路设计中应尽 量减小冒险产生。消除竞争冒险的方法消除竞争冒险的方法： （1）发现并消去互补相乘项：例如，函数式 F= （A+B） （A+C） ，在 B=C=0 时，F=AA。若直接根据这个逻辑表达式组成逻辑电路，则 可能出现竞争冒险。如将该式变换为 F= AA+AC+AB+BC=AC+AB+BC，这里已将 AA消 2 掉。根据这个表达式组成逻辑电路就不会出现竞争冒险。 （2）增加乘积项以避免互补项 相加：如 L=AC+BC变为 L=AC+BC+AB。当 A=B=1 时，根据逻辑表达式有 L=C+C+1，不会 只出现互补项相加的情况。 （3）如果逻辑电路在较慢速度下工作，为了消除竞争冒险产 生的干扰窄脉冲，可以在输出端并联一滤波电容。 8. 时序电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有 关。也就是说时序电路中除具有逻辑运算功能的组合电路外，还必须有能够记忆电路状 态的存储单元或延迟单元。 9. 大多数数字系统中，除了需要具有逻辑运算和算术运算功能的组合逻辑电路外，还需要 具有存储功能的电路， 组合电路和存储电路相结合可构成时序逻辑电路， 简称时序电路。 实现存储功能有两种逻辑单元电路，即锁存器和触发器。 10. 锁存器和触发器的共同特点是都具有 0 和 1 两种稳定状态，一旦状态被确定，就能自行 保持，即长期存储 1 位二进制码，直到有外部信号的作用时才有可能改变。锁存器是一 种对脉冲电平敏感的存储单元电路，他们可以在特定输入脉冲电平作用下改变状态。而 由不同锁存器构成的触发器则是一种对脉冲边沿敏感的储存电路，只有在作为触发信号 的时钟脉冲上升沿或下降沿的变化瞬间才能改变状态。 11. D 锁存器在使能信号 E 为逻辑 1 期间更新状态，在这期间它的输出会随输入信号变化， 从而使很多时序逻辑功能不能实现。实现这些功能要求存储电路对时钟信号的某一边沿 敏感，而在其他时刻保持状态不变，不受输入信号变化的影响。这种在时钟脉冲边沿作 用下的状态刷新称为触发。 12. 锁存器建立时间 tSU信号 D 应在门控信号 E 下降沿到来之前建立起来，才能保证正确的 锁存。输入信号 D 的变化会引起触发器输入电路的一系列变化，它必须在时钟信号 CP 的上升沿到来之前的某一时刻跳变到某一逻辑电平并保持不变， 以保证与信号 D 相关的 电路建立起稳定的状态，使触发器状态得到正确的转换。 触发器在每次时钟脉冲触发沿到来之前的状态称为现态 Qn， 而在此之后的状态称为次态 Qn+1。 13. D 触发器特性方程 Qn+1=D，状态图如下： 14. JK 触发器特性方程 1nn n QJQKQ 状态图如下： 3 功能表如下： 由功能表可以看出，JK 触发器具有最强的逻辑功能，它能执行置 1、置 0、保持和翻转 四种操作，并可用简单的附加电路转换成其他功能的触发器。 15. T 触发器 当控制信号 T=1 时，每来一个 CP 脉冲，它的状态翻转一次；而当 T=0 时，则 不对 CP 信号做出响应而保持状态不变。特性方程为： 1nnn QTQTQ ，状态转换 图为： 16. 时序逻辑电路的模型： 图中各组变量均以向量表示，其中，I=(I1, I2,., Ii)为时序电路的输入信号，O=(O1, O2,., Oi)为时 序电路的输出信号， E=( E1, E2,., Ek)为驱动存储电路转换为下一状态的激励信号， 而 S=( S1,S2,., Sm)为存储电路的状态信号。 结构特征结构特征：电路由组合电路和存储电路组成，电路存在反馈。组合逻辑部分用来产生电路的 输出和“激励” ；存储元件则用来记忆电路以前时刻的输入情况，并用“状态” 表征。时钟 信号起同步作用。 “状态”是同步时序电路的一个重要概念，它表示时序电路的过去属性。 并且，常称电路当前状态为现态，用 Q(n)或表示 Qn（右上标可省） ，将改变后的状态称为次 态，用 Q(n+1)或 Qn+1表示。由此可见，同步时序电路的输出不仅与当时的输入有关，而且与 过去的输入情况（即现态）有关。因此时序电路是状体依赖的，故又称为状态机状态机。有限数量 的存储单元构成的状态机的状态数是有限的，称为有限状态机（FSM） 。 时序逻辑电路可用三个向量函数形式的方程来表达： 输出方程输出方程: Of1(I，S) 表达输出信号与输入信号、状态变量的关系式。 激励方程激励方程: Ef2(I，S) 表达激励信号与输入信号、状态变量的关系式。 状状态方程态方程: Sn+1f3(E，Sn) 表达存储电路从现态到次态的转换关系式。 4 17. 组合电路和时序电路的主要区别： 区别项区别项 组合电路组合电路 时序电路时序电路 电路特性 输出仅与当前输入有关 输出与当前输入和现态有关 电路结构 不含存储元件 含存储元件 函数描述 用输出函数描述 用输出函数和激励函数描述