存储器扩展PPT课件

.,存储器的扩展,1存储芯片的扩展存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。存储容量：可存储二进制信息的最大数量。容量=存储单元数*每个单元存储的位数,.,存储器芯片的扩展位扩展,位扩展保持总的地址单元数(存储单元个数)不变，但每个地址单元中的位数增加。例：用2114（1K4bit）组成1K内存（1K8bit）位扩展,D0,D1,D2,D3,D4,D5,D6,D7,D0,D1,D2,D3,D0,D1,D2,D3,2114,2114,A0A9,A0A9,.,.,CS,WR,保证两片同时选中，一次读写一个字节。每个单元的内容被存放在不同的芯片上。,.,存储器芯片的扩展字扩展,字扩展是对存储器容量的扩展(或存储空间的扩展)，而每个单元的位数保持不变。例：用62512(64K8bit)组成128K*8内存字扩展,D0D7,D0D7,6251264K,译码电路,A0A15,A0A15,.,.,01,cs,cs,6251264K,保证两片的地址连续，共128K若第一片:0HFFFFH，第二片:10000H1FFFFH,.,2字扩展(地址范围)字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。,图由16K8位芯片组成64K8位的存储器,总结：字扩展的连接方式是将各芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各片地址。,.,表中各芯片地址空间分配表,.,3字位同时扩展在实际应用中，往往会遇到字数和位数都需要扩展的情况。若使用lk位存储器芯片构成一个容量为MN位(Ml，Nk)的存储器，那么这个存储器共需要(M/l)(N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组，每组有(N/k)个芯片，组内采用位扩展法，组间采用字扩展法。,.,例，现有1K4SRAM存储器芯片，要构成某计算机存储系统所需4K8的存储器，下面介绍如何通过1K4芯片构成4K8的存储器。单块1K4芯片的存储单元数目是1K，字长是4位。所需的存储器是4K8。因此，该单块芯片的存储单元数目不满足要求，需要将存储单元数目从1K扩展到4K；字长也不满足要求，需要将字长从4位扩展到8位。所以，采用1K4芯片构成4K8的存储器，需要进行字扩展和位扩展，即字位同时扩展。,.,1K4芯片位扩展构成1K8存储模块的电路连接示意图,第一步，先进行位扩展，由1K4芯片采用位扩展方式构成1K8的存储模块。由位扩展方式可知，要达到存储模块所需的每个存储单元8位，需要使用2块1K4芯片来扩展构成1K8的存储模块，扩展电路连接如图5.35所示。由图看出，两个单芯片的4位数据总线扩展后构成8位数据总线。,.,1K8存储模块字扩展构成4K8存储器的电路连接示意图,第二步，再进行字扩展，由1K8的存储模块采用字扩展方式构成4K8存储器。通过计算可知，共需4个1K8的存储模块来扩展构成4K8的存储器，其扩展电路连接如图5.36所示。由图可知，经过字扩展后，寻址空间由1K增加到4K，地址总线也由10位增加到12位。其中，地址线的高两位经过译码器后产生所需的4个片选信号。,.,上述分两步实现了存储器的扩展，第一步用2块芯片实现位扩展，第二步用4个存储模块实现字扩展，计算可得共需使用8块芯片完成存储器的字位扩展。如果选用1K4SRAM芯片，采用字位同时扩展方式，直接构成4K8存储器，则其电路连接如图5.37所示。,字位同时扩展构成4K8存储器电路连接示意图,.,字位同时扩展连接图,.,图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和RAM4)，每组2片。组内用位扩展法构成1K8的存储模块，4个这样的存储模块用字扩展法连接便构成了4K8的存储器。用A9A010根地址线对每组芯片进行片内寻址，同组芯片应被同时选中，故同组芯片的片选端应并联在一起。本例用24译码器对两根高位地址线A10A11译码，产生4根片选信号线，分别与各组芯片的片选端相连。,.,例设用2114静态RAM芯片构成4K8位存储器，试画出连接线路图，并写出每组芯片的地址范围。【分析】2114的结构是1K4位，要用此芯片构成4K8位的存储器需进行字位同时扩展。即可用两片2114按位扩展方法组成1K8的存储器组；用8片可组成四组1K8位的存贮器。【解】根据以上分析，可画出RAM与CPU的连接图，如图6.20所示。,.,.,I/O,1,I/O,4,RAM,1,2114,A,9,A,0,A,11,A,10,D,3,D,0,A,9,A,0,RAM,1,2114,I/O,1,I/O,4,I/O,1,I/O,4,RAM,2,2114,A,9,A,0,A,9,A,0,RAM,2,2114,I/O,1,I/O,4,I/O,1,I/O,4,RAM,3,2114,A,9,A,0,A,9,A,0,RAM,3,2114,I/O,1,I/O,4,I/O,1,I/O,4,RAM,4,2114,A,9,A,0,A,9,A,0,RAM,4,2114,I/O,1,I/O,4,D,7,D,4,A,9,A,0,A,12,A,15,A,B,C,1,A,13,A,14,G,1,.,74LS138引脚分配图74LS138译码逻辑电路图,由图可看到，译码器74LS138的工作条件是同时满足：G1=1、/G2A=0、/G2B=0。译码输入为C、B、A三个信号