第2章-8086微处理器

1,第二章8086微处理器,2.1微处理器概述（了解）2.28086的编程结构（熟练掌握重点）2.38086的工作模式和引脚信号（掌握）2.48086的系统配置（了解）2.58086的操作和时序（掌握）2.632位微处理器（了解）,2,2.1微处理器概述,一、微处理器的主要功能微处理器通常称为CPUCPU=运算器+控制器+寄存器微处理器的基本功能：1）进行算术和逻辑运算2）与存储器或外设进行数据交换3）暂存少量数据4）对指令进行译码并进行指令所规定的操作5）提供整个系统所需要的定时和控制信号6）响应其他各部件发出的中断请求,二、微处理器一般编程结构,状态寄存器,控制逻辑,指令寄存器,取指,运算器,寄存器,寄存器,控制器,微处理器,4,2.28086的编程结构,一、8086CPU的组成与功能二、寄存器三、8086的存储器组织四、8086的总线周期,5,8086微处理器概况,Intel系列16位处理器，集成度29000管/片16位数据总线20位地址总线，可直接寻址的地址空间1MB（220）可对位、字节、字、字节串、字串、BCD码等数据类型进行处理供电电源+5V主频5MHz,8086CPU的编程结构,外部总线（三总线）,EU,BIU,内存,AXBXCXDX,7,算术逻辑单元负责各种算术和逻辑运算。地址加法器将左移4位的段寄存器的内容与偏移地址相加，形成20位的物理地址，以便对1M空间的存储器寻址。指令队列指令队列中包含若干个（80866个，80884个）8位寄存器，用于顺序存放从存储器中取出的指令，供执行单元执行。总线控制逻辑提供系统总线的控制信号，实现数据、地址和状态信息的分时传送。EU控制器是控制、定时与状态逻辑电路。用于控制执行单元中各部件按指定的要求协调工作。,8,一、8086CPU的组成与功能,1.8086CPU的组成,CPU,EU,BIU,16位通用寄存器组（AX、BX、CX、DX、SP、BP、SI、DI）算术逻辑单元ALUEU控制器标志寄存器FR,段寄存器组（CS、DS、SS、ES）指令指针IP地址加法器指令队列总线接口控制逻辑,9,一、8086CPU的组成与功能,2.8086CPU的功能,EU,翻译和执行指令存放少量数据,BIU,从存储器中预取6字节指令并排队在地址加法器中形成20位的地址信号配合EU在CPU和存储器、I/O端口间传送数据产生总线控制信号,10,一、8086CPU的组成与功能,3.8086CPU工作过程,当程序为顺序程序时，EU和BIU可以并行工作。,遇到控制转移指令时，指令队列自动清空，BIU重新将另一段指定程序的指令取到指令队列中。,1）每当指令队列中有2个字节空间时，BIU就自动预取后续指令代码，并填入指令队列中。2）EU从指令队列前部取指令译码执行，执行指令过程中如果必须访问内存或I/O端口时，向BIU发出请求，若BIU空闲则会立即完成EU请求，否则BIU先完成取指令操作再响应EU请求。3）指令队列已满，且EU无请求时，BIU进入空闲状态。,EU和BIU并行工作,以前的CPU,8086/8088,EU和BIU既相互独立又相互配合，使得CPU可以在执行指令的同时，进行取指令的操作，减少了CPU为取指令而等待的时间，提高了CPU利用率。,8086CPU的编程结构,外部总线（三总线）,EU,BIU,内存,二、寄存器,14,二、寄存器,1.通用数据寄存器：存放一般数据（可将高8位与低8位分开独立使用）寄存器名隐含用法（在某些指令中）AX（AH，AL）累加器BX（BH，BL）基址寄存器CX（CH，CL）计数器DX（DH，DL）数据寄存器,15,2.堆栈指针寄存器SP：存放堆栈栈顶的偏移地址，用来访问堆栈栈顶单元。3.堆栈基址指针寄存器BP：存放堆栈的偏移地址，用来访问堆栈的任意单元。,二、寄存器,堆栈：在存储器中开辟的特殊数据区域，一般用来存放暂时不用的信息。存取原则为：先进后出，即从栈底开始存放，从栈顶取信息。,16,二、寄存器,栈底：堆栈最底部的存储单元,栈顶：最后放进的信息所在存储单元,栈顶,栈底,SP始终指向栈顶,SP=FFFEH,栈顶,栈顶,BP,BP=FFFDH,BP指向堆栈段任意存储单元,17,二、寄存器,4.源变址寄存器SI：存放源数据串偏移地址5.目的变址寄存器DI：存放目的数据串偏移地址,SI+1,DI+1,每传一个数，SI、DI的内容分别加1,SI+1,DI+1,18,6.标志寄存器FR：,1511109876420,进位标志CF（CarryFlag）当结果的最高位产生一个进位或借位，则CF=1，否则CF=0。溢出标志OF（OverflowFlag）在算术运算中，带符号数的运算结果超出了8位或16位带符号数能表达的范围，则OF=1，否则OF=0。8位（字节）运算-128+12716位（字）运算-32768+32767符号标志SF（SignFlag）结果的最高位（D15或D7）为1，则SF=1，否则SF=0。零标志ZF（ZeroFlag）若运算的结果为0，则ZF=1，否则ZF=0。奇偶标志PF（ParityFlag）若结果低8位中1的个数为偶数，则PF=1，否则，PF=0辅助进位标志AF（AuxitiaryFlag）加法运算时，由第3位向第4位有进位，或减法运算时第3位向第4位有借位，则AF=1，否则AF=0。,状态标志,二、寄存器,19,6.标志寄存器FR：,1511109876420,方向标志DF（DirectionFlag）DF=1，串操作时地址自动减量，DF=0，串操作时地址自动增量。中断允许标志IF（InterruptenableFlag）IF=1，则允许CPU接收外部的中断请求IF=0，则屏蔽外部中断请求。跟踪标志TF（TraceFlag）TF=1，使处理进入单步方式，以便于调试。,控制标志,二、寄存器,1001,1010,10101,1001,1011,1111,1001,1010B1011,1111B？,CF=1,PF=1,AF=1,ZF=0,SF=0,例：,21,二、寄存器,7.指令指针IP：存放下一条要执行指令的偏移地址,22,二、寄存器,8.段寄存器：CS、DS、SS、ES，用来存放段基址,23,三、8086的存储器组织,1.存储器的物理地址和内容物理地址：CPU将所管理的存储器空间按顺序编排的地址（实际地址）；8086的物理地址用20位二进制无符号数表示；内容：存储单元中有效的信息；每个地址单元存放一个字节；一个字存入存储器占用连续的两个单元，低字节存入低地址，高字节存入高地址；字单元的地址用它的低地址来表示。,24,三、8086的存储器组织,0000,0000,0000,0000,0000B,1111,1111,1111,1111,1111B,(0000AH)=34H,(0000AH)=1234H,XXXX0H,段基址,2.存储器分段结构8086地址总线是20位的，CPU中有关的地址寄存器都是16位的，20位地址无法用16位的寄存器表示，所以采用存储器分段结构。,三、8086的存储器组织,26,分段原则：（1）每个段最长64K字节，段内地址是连续的，段与段之间可以是连续的，也可以是分开的或重叠的。（2）段的首地址必须能被16整除(即段首地址的低4位必须为0)。,段基址：段首地址的高16位（无符号数）。段内偏移地址：逻辑段内任一地址单元相对于该段首地址的偏移量（无符号数）。,三、8086的存储器组织,27,三、8086的存储器组织,3.物理地址的形成和逻辑地址物理地址=段基址16+段内偏移地址,逻辑地址=段基址：偏移地址,例：3000H：2000H,任一逻辑地址可唯一的对应一个物理地址；任一个物理地址不一定对应一个逻辑地址。,28,三、8086的存储器组织,段寄存器,CS：存放正在被访问的代码段的段基址DS：存放正在被访问的数据段的段基址SS：存放正在被访问的堆栈段的段基址ES：存放正在被访问的附加段的段基址,信息按种类分段存放：程序信息放在代码段中；数据信息放在数据段或附加段中；堆栈信息放在堆栈段中。,段寄存器与约定寄存器组合指向存储单元的示意,30,（1）存储器分体将1M内存分为512K两个存储体，一个存储体中包含偶数地址，称为偶存储体(存放低位字节)，一个存储体中包含奇数地址，称为奇存储体(存放高位字节)。,三、8086的存储器组织,4.8086存储器结构,31,三、8086的存储器组织,32,三、8086的存储器组织,（2）8086按字节组织（一个单元存放一个字节）字的存放,低8位在前,高8位在后,连续存放将字的低位存放在偶地址的存放叫字对准存放；将字的低位存放在奇地址的存放叫字不对准存放。,对规则字的存取可在一个总线周期内完成，非规则字的存取则需两个总线周期。,33,四、8086的总线周期,时钟周期：计算机中最基本的时间单元，由计算机主频决定。例：8086主频5M，则时钟周期为1/5M=200ns总线周期：CPU对内存或I/O接口进行一次读/写的操作称做执行一个总线周期，最基本的总线周期包括四个时钟周期。,一个总线周期4nTW,34,2.38086的工作模式和引脚信号,一、最大模式和最小模式二、8086的引脚信号和功能三、8086CPU的特点,35,一、最大模式和最小模式,最小模式：只有一个CPU，所有的总线控制信号都直接由这个CPU产生。MN/MX接+5V。最大模式：包括两个以上的CPU，8086为主处理器，其他的称为协处理器，如8087、8089，控制信号通过8288总线控制器提供。MN/MX接地。,36,二、引脚信号和功能,引脚复用技术1.分时复用，即同一引脚在同一总线周期的不同时钟周期内其功能不同；2.模式复用，即同一根引脚在最小模式和最大模式下输出不同的信号。,37,二、引脚信号和功能,最小模式下的引脚功能1.AD15AD0(16条)地址/数据复用线，双向工作。T1状态时作为地址线T2T3状态时作为数据线,2.A19A16/S6S3地址/状态复用线，输出引脚。T1时，为地址线A19A16T2T3时，为状态线S6S33.BHE/S7数据高8位允许/状态，输出引脚。T1：BHE，高8位允许信号线，BHE往往与A0组合使用T2T3：S7（8088），8086未用。4.ALE地址锁存允许，输出引脚。T1：ALE=1表明AD总线上是地址信号。5.DEN数据允许信号，输出引脚。T2T3：DEN=0表明AD总线上是数据信号。6.DT/R数据发送/接收控制信号，输出引脚。DT/R=1发送（0接收）,7.M/IO存储器/IO设备控制信号，输出引脚。M/IO=1，访问存储器；=0，访问I/O设备。8.RD读信号，输出引脚。低电平有效，表示将执行读操作。9.WR写信号，输出引脚。低电平有效，表示将执行写操作。,10.READY准备就绪信号，输入引脚。表示CPU访问的存储器或I/O端口已为传送做好准备。READY=1：准备就绪（0CPU插入等待周期TW）11.INTR中断请求信号，输入引脚。12.INTA中断响应信号，输出引脚。13.NMI不可屏蔽中断请求信号，输入引脚。14.HOLD总线请求信号，输入引脚。,例:DMA,15.HLDA总线响应信号，输出引脚。16.RESET复位信号，输入引脚。RESET至少要维持4个T的高电平才有效。CPU复位操作为：对FR、IP、DS、ES、SS及指令队列清零,CS=FFFFH。17.TEST测试信号，输入引脚。当CPU执行WAIT指令时,每隔5个时钟周期,对TEST进行一次测试,若TEST为高电平,则CPU处于踏步等待状态,直到TEST为低电平,CPU才继续执行下一条指令。18.MN/MX工作模式选择信号，输入引脚。MN/MX=1：最小模式（最大模式）19.GND,VCC地和电源。20.CLK时钟信号，输入引脚。,43,1.设计了指令队列，EU与BIU的工作既相互独立又相互配合，提高了CPU的工作效率。存储器采用地址分段管理和奇偶分体连接组织结构，使：1）指令紧凑；2）为程序浮动装配创造了条件；3）可灵活访问字或字节。3.采用引脚的复用技术，使芯片引脚数量大为减少，从而减小了芯片的体积。,三、8086CPU的特点,44,2.48086的系统配置,最小模式配置,最大模式配置,46,2.58086的操作和时序,8086为了完成自身的功能，需要执行各种操作。8086CPU的主要操作有：系统的复位和启动操作；暂停操作；总线操作；中断操作；最小模式下的总线保持；最大模式下的总线请求允许。,最小模式读操作,最小模式写操作,2.632位微处理器,一、80386微处理器概况,二、80386的功能结构,三、80386的工作方式,四、80386的寄存器,五、80386保护方式下存储器管理,六、流水线技术,一、80386微处理器概况,32位处理器，集成度27.5万管/片32位数据总线32位地址总线，可直接寻址的地址空间4GB（232）主频1633MHz存储器分段、分页技术虚拟存储技术流水线技术,预取部件,译码部件,分页部件,分段部件,执行部件,二、80386的功能结构,通用寄存器,桶形移位器,乘/除法器,ALU,段寄存器,段描述符寄存器,段转换器,页高速缓冲寄存器,页转换器,译码器,指令队列,预取队列,预取电路,总线接口部件,逻辑地址,线性地址,物理地址,指令预取部件(IPU，InstructionPrefetchUnit)负责从存储器取出指令，放到一个16字节的指令队列中。每当预取队列不满或发生控制转移时，就向BIU发一个取指请求。指令预取队列存放着从存储器取出的未经译码的指令。,执行部件(EU，ExecutionUnit)包括8个32位的寄存器组、32位的算术逻辑单元ALU，一个64位桶形移位寄存器和一个乘法除法器。桶形移位器用来有效地实现移位、循环移位和位操作，被广泛地用于乘法及其他操作中。桶形移位器与ALU并行操作，可加速乘法、除法、位操作，移位和循环移位操作。,二、80386的功能结构,指令译码部件(IDU，InstructionDecodeUnit)从指令预取部件中取出指令，进行译码。译码后的可执行指令放入已译码指令队列中，以备执行部件执行。每当已译码指令队列中有空间时，就从预取队列中取出指令并译码。,二、80386的功能结构,分段部件的作用是应执行部件的请求，把逻辑地址转换成线性地址。在完成地址转换的同时还要执行总线周期的分段合法性检验。该部件可以实现任务之间的隔离，也可以实现指令和数据区的再定位。分页部件的作用是把由分段部件或代码预取单元产生的线性地址转换成物理地址，并且要检验访问是否与页属性相符合。为了加快线性地址到物理地址的转换速度，80386内设有一个页描述符高速缓冲存储器(TLB)，其中可以存储32项页描述符，使得在地址转换期间，大多数情况下不需要到内存中查页目录表和页表。,总线接口部件(BIU：BusInterfaceUnit)负责与存储器和I/O接口传送数据，并产生访问存储器和I/O端口所必须的地址和命令信号。由于总线数据传送与总线地址形成可同时进行，所以80386的总线周期只包含2个时钟周期。,三、80386的工作方式,1、实地址方式,80386在刚加电或者复位时进入实地址方式，用于对80386进行初始化，为建立保护方式做准备。这种方式下，采用类似于8086的体系结构。寻址机构、存储器管理、中断处理机构和8086一样。,实地址方式、保护方式、虚拟8086方式,三、80386的工作方式,2、保护方式,80386最常用的方式，实地址方式初始化完毕后立即转到保护方式。这种方式提供了多任务环境中的各种复杂功能以及对复杂存储器组织的管理机制。保护，指的是对存储器的保护。有如下特点：存储器用虚拟地址空间、线性地址空间和物理地址空间三种方式描述。寻址机构不同于8086，需要通过描述符表的数据结构实现。将磁盘等存储设备有效映射到内存，使逻辑地址空间大大超过实际的物理地址空间。使用4级保护功能，实现程序与程序之间、用户程序与操作系统之间的隔离保护。,三、80386的工作方式,3、虚拟8086方式,在保护方式下通过软件切换到虚拟8086方式。与实地址方式相比，多了一个可选的分页功能。在该方式下，由段寄存器中的基地址左移动4位后加偏移地址，结果为线性地址。如果启动了分页功能，则要使用分页机制将其转换为物理地址，没有启用则线性地址就是物理地址。,四、80386的寄存器,1、通用寄存器,通用寄存器都扩展到了32位为了兼容，低16位和前四个寄存器的高/低8位都可以独立存取,80386共有34个寄存器，可分为7类，分别是通用寄存器、指令指针和标志寄存器、段寄存器和段描述符寄存器、系统地址寄存器、控制寄存器、调试寄存器以及测试寄存器。,四、80386的寄存器,2、指令指针和标志寄存器,指令指针和标志寄存器都扩充到了32位标志寄存器的13、14、16、17位增加了四个新标志：IOPL：输入/输出特权级别标志，用于保护方式下限制I/O指令的使用特权级；NT：任务嵌套标志；RF：恢复标志，调试失败后强迫程序恢复执行；VM：虚拟8086方式标志。,四、80386的寄存器,3、段寄存器和段描述符寄存器,在实方式下，与8086一样，段寄存器中存放真实的段基值，段最大寻址64KB。只是也可使用GS、FS作为附加数据段使用；在保护方式下，16位的段寄存器称为段选择子(Selector)，作为进入存储器中的一张表的变址寄存器，根据段选择子的内容可以从这张表中找到一项描述符，这张表称为描述符表，每个描述符对应一个段，并分别经过分段部件和分页部件计算存储单元的线性地址和物理地址。,四、80386的寄存器,段描述符寄存器80386内部为每个段寄存器设置了一个程序员不可访问的64位段描述符寄存器(段描述符高速缓冲寄存器)，当段选择子由指令确定后，80386就自动从存储器中的描述符表里找到对应的描述符，并装入到该寄存器对应的段描述符寄存器中，并通过一个属性标志指示该段正被访问，则以后对该段的访问，就不用通过段选择子从存储器中的描述符表里取出相应的描述符，而是直接从CPU中的段描述符寄存器中取出描述符，然后计算线性地址和物理地址，这样就能缩短访问存储器的时间。,四、80386的寄存器,4、系统地址寄存器,系统地址寄存器用于在保护方式下，管理4个系统表。分别是全局描述符表寄存器(GDTR)、中断描述符表寄存器(IDTR)、局部描述符表寄存器(LDTR)、任务状态寄存器(TR)。1)GDTR：48位，其中高32位是全局描述符表(GDT)的基地址，低16位是GDT的段限长。2)IDTR：48位，其中高32位是中断描述符表(IDT)的基地址，低16位是IDT的段限长。3)LDTR：16位，存放局部描述符表LDT的16位选择子。4)TR：16位，存放任务状态段TSS的16位选择子。,四、80386的寄存器,5、控制寄存器,6、调试寄存器,80386有4个32位控制寄存器(CR0、CR1、CR2和CR3)。它们的作用是保存全局性的机器状态。,7、测试寄存器,80386设有8个32位调试寄存器DR0DR7，它们为调试提供了硬件支持。,80386设置了8个32位的测试寄存器TR0TR7，其中TR0TR5由Intel公司保留，用户只能访问TR6、TR7。它们用于控制对TLB中的RAM和CAM相联存储器的测试。,五、80386保护方式下存储器管理,虚拟存储是为了满足用户对存储空间不断扩大的需求而提出的，如果单纯扩大内存，造价高且利用率低。虚拟存储技术的基本思想是用大容量的外存来扩充内存，当大型程序运行时，将其一部分先装入内存，另一部分暂时存放在外存(磁盘)上，在作业运行过程中，根据需要动态地装入。实现方法有分页存储管理、分段存储管理和段页式存储管理。,五、80386保护方式下存储器管理,80386以上CPU采用片内两级存储管理，即段页式管理，由分段部件和分页部件完成。,逻辑地址到线性地址的转换,五、80386保护方式下存储器管理,线性地址到物理地址的转换,五、80386保护方式下存储器管理,分段,分页,分段机制：段的大小可以选择，可随数据结构和代码模块的大小确定，使用灵活。分页机制：分配内存空间时，不是把每一段按连续整体存放，而是把每段再分成若干个页面，每一段不必占据连续的内存空间，充分利用存储器空间。,五、80386保护方式下存储器管理,六、流水线