第3章布尔代数和数字逻辑 计算机组成原理PPT课件

.,第3章布尔代数和数字逻辑,.,2,在布尔逻辑和计算机硬件电路之间建立起联系学会如何分析和设计简单的逻辑电路了解简单的数字逻辑电路如何组合在一起形成复杂的计算机系统,本章主要目标,.,3,运算器原理图：参见实验指导书,一个实例,.,实验机箱,4,.,5,十九世纪末，英国数学家布尔发现人的逻辑思维可以用数学表达式表达，于是诞生了二进制的布尔逻辑代数。当代计算机正是布尔逻辑代数思想的具体实现但是布尔本人并不是计算机逻辑电路的实现者，JohnAtanasoffandClaudeShannon是最早提出使用二值电路实现布尔逻辑的倡导者。,3.1概述,.,6,二十世纪中期，计算机曾被称为“思想机”或“电脑（ElectronicBrains）”,许多人谈起来都害怕。如今，“电脑”一词仍沿用，但其仅是数字电路的一个组织体，日常工作与生活中不可少的工具布尔逻辑和当代计算机逻辑电路之间存在着紧密的关系，本章的内容就是要学习布尔代数运算规则并应用于二值数字电路分析。,3.1概述,.,7,布尔代数是一种处理二值变量的逻辑数学在形式逻辑中，二值表达为“真”与“假”在数字系统中，二值表达为“开”“关”、“高”“低”、1，0）布尔表达式表达了对布尔变量的操作常见的三种操作是与（AND）,或（OR）,非（NOT）,3.2布尔代数,.,8,两个变量x,y的“与”（布尔积）,“或”（布尔或）的结果如表所示。如何用电路表示？,3.2布尔代数,.,9,布尔非简称“非”，结果如表所示有时以x或x表示非。,3.2布尔代数,.,10,一个布尔函数必须满足下列条件：有布尔变量；有布尔操作；只有0，1二值之一,真值表是描述布尔运算的有效工具之一,3.2布尔代数,.,11,例如：构建下列函数的真值表，即列出变量组合值和函数结果值为了清楚起见，表中包含了中间计算变量,3.2布尔代数,.,F(x,y,z)=xyz+xyzF(a,b,c)=ab+bc+abc,12,练习：列出下面表达式的真值表,.,13,答案,xyzxyzxyzxyz+xyz000011001011010011011011100011101011110011111101,.,14,布尔代数表达式中的优先权问题：从高到低依次是NOTANDOR,3.2布尔代数,.,15,数字电路和布尔代数的关系：计算机中以数字电路实现布尔计算布尔表达式越简单电路实现起来越容易（规模越小）为此，需要尽力化简布尔表达式简单的电路价格便宜、功耗小、运行速度快布尔表达式的化简有多种方法和途径,3.2布尔代数,.,16,布尔表达式化简的0-1定律：,注：幂等律（idempotent),（恒等式）,3.2布尔代数,.,17,交换律、结合律、分配律,3.2布尔代数,.,18,吸收律、反演律（德摩根）、互补律,3.2布尔代数,.,19,吸收律（补充）x+y=x+yx(+y)=xy反演律的扩充:可以扩展到任意多个变量,3.2布尔代数,.,20,补函数:补函数即原函数求反。例如：补函数,3.2布尔代数,.,21,利用德摩根定律把函数F(x,y,x)=xy+xz+yz进行取反F=xy+xz+yz=xyxzyz=(x+y)(x+z)(y+z)(未化简）,实例,3.2布尔代数,.,22,F=x(y+z),写出其补函数式,练习,.,23,F=x+y+z,答案,.,24,补函数可以直接从原函数写出来：原变反，反变原，+变，变+,3.2布尔代数,.,25,F=x(y+z),实例,F=x+(yz)=x+yz,3.2布尔代数,.,26,利用布尔恒等式证明吸收律,实例,3.2布尔代数,.,27,证明德摩根定律提示：可用真值表法,练习,3.2布尔代数,.,28,答案：,两边相等成立,两边相等成立,3.2布尔代数,.,29,练习：使用上述化简公式化简函数,3.2布尔代数,.,30,从前面的简化过程看出，一种逻辑关系可以有许多表达形式这些形式从逻辑结果看完全等价逻辑上等价的表达式有相同的真值表为不至于引起混乱，通常采用两种标准的规范表达式：,3.2布尔代数,.,31,与-或（积之和）形式：变量之间先“与”后“或”或-与（和之积）形式：变量之间先“或”后“与”,3.2布尔代数,.,32,使用真值表直接写出“与-或”表达式的方法：把函数结果值为1的项直接写出，然后相加（注意：结果不一定是最简式）,3.2布尔代数,.,33,化简下列函数,实例,.,34,F(x,y,z)=(x+y)(x+y),练习,.,35,F(x,y,z)=(x+y)(x+y)=xyxyDeMorgans,doublecomplete=(xx)(yy)associative=0inverse,答案,.,36,基于逻辑输入变量，产生逻辑输出结果的电路称为逻辑门电路一个门电路由若干个晶体管组成的，但逻辑上仅看作是一个单元一个集成电路由若干个门组成，实现特定逻辑关系的变换,3.3逻辑门电路,.,37,三种基本的逻辑门符号：直接对应着其布尔操作（“与”门、“或”门、“非”门）,.,38,“异或”门,试写出其表达式？,.,39,“与非”门和“或非”门是非常重要的两个门各两种表示符号,.,40,任何逻辑关系都可以仅仅使用“与非”和“或非”两种门电路构成，所以它们称为“全能”门易生产、造价低,.,41,一个逻辑门电路可以有多个输入，至多两个反相输出,.,42,门电路组合起来可从逻辑上实现表达式的结果图示电路组合在一起，实现下面的逻辑表达式,3.4数字电路元件,.,43,当电路的输出仅与当前即时输入状态有关时，称为组合逻辑电路。例如上述例子：,3.5组合逻辑电路,.,44,一个组合逻辑电路的实例：半加器，实现两位数字相加并产生一位进位,.,45,利用一个异或门和一个与门实现半加,.,46,全加器除了本位和之外，还需要考虑低位来的进位全加器真值表如下：,.,47,由真值表直接写出Sum和carry_out表达式,.,48,sum=xycarry_incarry_out=xy+(xy)carry_in,答案,.,49,全加器实现电路,等价符号,(xy)carry_in,(xy),xy,.,50,把上述全加器连接起来构成串行加法器（波纹进位加法器ripple）,缺点是高位需要等待低位的进位，速度慢,.,51,译码器是另一种重要的组合逻辑电子器件，常用于对地址总线上的存储单元地址进行译码例如：输入端n条地址线高低电平的组合，输出端可产生2n种状态之一。,.,52,一个2-4线译码器,若x=0,y=1,哪条输出端是高电平？,.,53,多路选择器：用于从多个输入中选择一个输出由选择控制线控制哪一路可以输出n条输入线需要log2n条控制线,选择控制线,输入线,.,54,4选1多路选择器电路,假定S0=1，S1=0,哪一条I输入被输出？,.,55,从下列电路，写出输出逻辑表达式和真值表,实例,.,56,F=(xy+x)(xz)=x+yz+yz,答案,.,57,当电路具有记忆功能时，其输出除了与当前即时输入状态有关外还与先前的记忆状态有关，称为时序逻辑电路时序逻辑电路具有“记忆”逻辑状态的能力时序逻辑电路利用序列时钟脉冲控制事件的发生顺序,3.6时序电路,.,58,时序电路状态的改变仅发生在时钟的某一点，这些点可能包括：时钟的上升沿（瞬时点）时钟的下降沿（瞬时点）时钟电压的最高持续期时钟电压的最低持续期,.,59,发生在上升或下降沿的状态变化称为边缘触发电路。(edge-triggered)发生在最高或最低持续期变化称为电平触发电路（Level-triggered）,.,60,时序逻辑电路依靠反馈来保持其状态。反馈即把输出端引回到输入端例如：输出端Q始终是0或1，Why?,.,61,一个最基本的时序逻辑元件：SR-触发器及其逻辑符号(2-或非门)set/reset,(2或非门),.,62,状态特征表是描述触发器的最佳方法Q(t)是原状态：在时刻t触发器的状态Q(t+1)是新状态：在时刻t+1，当下一个时钟脉冲到来后触发器的状态,.,63,事实上，SR触发器可看作有三个输入:S,R和Q，所以其真值表如右注意：当S=R=1时，存在输出状态不定的可能,.,64,对SR触发器加以改进，得到J-K触发器。（解决了不允许两个输入同时为1的问题，JackKilby的建议集成电路发明者之一）,.,65,J-K触发器的特征表，不会出现不稳定的情况。,.,66,另外一种改进，得到D-触发器,符号表达,D-触发器是计算机寄存器和存储器的基本单元电路,.,67,由4个D-触发器组成的4位寄存器及其符号,.,68,一个时序逻辑电路例子：二进制计数器练习画出脉冲时序图,.,69,时序逻辑电路例：4(words)x3(bitsperword)memory,.,分析下面的组合逻辑电路实现的功能：,Figure3.17ASimpleTwo-BitALU,.,两位数的ALU实现与或非和加运算Thecontrollines,f0andf1,determinewhichoperationistobeperformed:00foraddition(A+B),01forNOTA,10forAORB,11forAANDB,.,72,完成下列时序逻辑电路的真值表,练习,.,73,答案,.,74,数字电路的分析根据逻辑电路图的输入得到输出数字电路的设计指从真值表中设计出逻辑电路图,3.7电路设计,.,75,嵌入式系统就是一种专用计算机系统，日常生活用品中常见。例如，许多家用电器。其中用到了本章所讲的数字电路,3.7电路设计,.,76,74LS245(双向寄存器),关于实验中使用到的集成电子器件说明,.,77,74LS245逻辑符号,.,78,74LS273(带清除端的8位寄存器),.,79,发光二极管显示原理图,VCC,A0,1k,.,80,四个输入端，16个输出端。管脚图,4-16译码器,.,81,功能逻辑图，16个输出端同时只能有一个是低电平,.,82,真值表,.,83,阅读：第1章运算器1.1基本运算器实验附录1，2，3,实验准备,.,84,基本概念和术语：5，8，9，12，14，18练习题：11,13,19,22,29,34,40,41,