微机原理课件第四章 存储器

半导体存储器及其接口,第4章,本章主要内容,半导体存储完全半导体存储器接口的基本技术16位和32位系统中的内存储器接口,1、概述,微机系统中，整个存储器体系采用层次化结构。,CPU寄存器组Cache内部存储器(DRAMSRAM)辅助存储器(软盘、硬盘、光盘）,片内,片外,CPU芯片中,主机系统中,外部设备,一、半导体存储器,（1）、三个主要参数,容量：一定容量的存储器由多块芯片构成为适应不同字长计算机的需要，存储芯片的单元宽度可能不同，通常表示为：芯片容量=单元数单元宽度尽管微机字长已达64位，但所有存储器仍以字节为组织单位,例如：Intel2114容量为1k4位/片,一、半导体存储器,速度：从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间芯片的存取速度最好与CPU时序相匹配。可靠性用平均故障间隔时间MTBF来衡量,1、概述,（1）、三个主要参数,一、半导体存储器,（2）.存储芯片的内部结构,存储体存储器芯片的主要部分，用来存储信息地址译码电路根据输入的地址编码来选中芯片内某个特定的存储单元片选和读写控制逻辑选中存储芯片，控制读写操作,一、半导体存储器,存储体,每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据存储容量与地址、数据线个数有关：芯片的存储容量2MN存储单元数存储单元的位数M：芯片的地址线根数N：芯片的数据线根数,示例,一、概述,地址译码电路,单译码结构双译码结构双译码可简化芯片设计主要采用的译码结构,一、半导体存储器,片选和读写控制逻辑,片选端CS*或CE*有效时，可以对该芯片进行读写操作输出OE*控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线写WE*控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线,一、半导体存储器,3、存储器基本分类,按使用方式：内存：由CPU通过AB直接寻址容量小、速度快常用于存储工作程序及数据一般所讲的存储器即指内存外存：由CPU当作外设处理容量大、速度慢常用于存储备用程序及数据，如硬、光盘等高速缓存：CACHE容量很小、速度很快常用于存储频繁使用的程序或数据存在于微机中的各个环节,一、半导体存储器,按使用功能：RAM：RandomAccessMemory可读写、易失性用于存放经常变化的数据及动态加载的程序，如PC机的内存条又分静态SRAM、动态DRAM二类ROM：ReadOnlyMemory只读、非易失性用于存放固定不变的信息，如BIOS、监控程序等又分掩膜ROM、PROM、EPROM、EEPROM、FLASH等多种类型,一、半导体存储器,按构成存储器的器件和存储介质分：磁芯存储器半导体存储器光电存储器磁表面存储器光盘存储器,双极型：由TTL电路制成的存储器,单极型：用MOS电路制成的存储器,一、半导体存储器,2、随机存取存储器,静态RAMSRAM2114SRAM6264,动态RAMDRAM4116DRAM2164,一、半导体存储器,1、静态RAM,SRAM的基本存储单元是触发器电路每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵SRAM一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个地址,一、半导体存储器,静态基本存储电路：以触发器为基础状态稳定，只要不掉电，就能保持信息由6个半导体管构成，,1.双稳态触发器,2.写数据,T5、T6：控制管,(1)选择线高电平,则A=B=,1,0,则T5、T6：,导通,六管静态RAM存储电路,2、随机存取存储器,静态基本存储电路：以触发器为基础状态稳定，只要不掉电，就能保持信息由6个半导体管构成，,六管静态RAM存储电路,1.双稳态触发器,2.写数据,3.读数据,(1)选择线高电平,2、随机存取存储器,SRAM芯片2114,存储容量为1024418个引脚：10根地址线A9A04根数据线I/O4I/O1片选CS*读写WE*,功能,RAM典型产品介绍,2、随机存取存储器,SRAM2114的读周期,TA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取存储器所允许的最小时间间隔有效地址维持的时间,2、随机存取存储器,SRAM2114的写周期,TW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间,2、随机存取存储器,SRAM芯片6264,存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选CS1*、CS2读写WE*、OE*,功能,2、随机存取存储器,2、动态RAM,DRAM的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对一行的存储单元进行刷新每个基本存储单元存储二进制数一位许多个基本存储单元形成行列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放一位需要8个存储芯片构成一个字节单元每个字节存储单元具有一个地址,2、随机存取存储器,动态基本存储电路：以电容为基础因电容漏电,为保持信息不变，需定时刷新可由1个半导体管构成,单管动态存储电路,2.电容漏电现象：刷新,3.写数据,(1)行、列选择线高电平,(2)数据输入/输出线高电平,电容C充电，为高电平。,(3)数据输入/输出线低电平,电容C放电，为低电平。,1.信息存放：电容C,2、随机存取存储器,动态基本存储电路：以电容为基础因电容漏电,为保持信息不变，需定时刷新可由1个半导体管构成,单管动态存储电路,1.信息存放：电容C,2.电容漏电现象：刷新,3.写数据,4.读数据,(1)行、列选择线高电平,(2)电容C上的信息输出至数据输入/输出线。,2、随机存取存储器,DRAM芯片4116,存储容量为16K116个引脚：7根地址线A6A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*,2、随机存取存储器,DRAM4116的读周期,存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址，CAS*相当于片选信号读写信号WE*读有效数据从DOUT引脚输出,2、随机存取存储器,DRAM4116的写周期,存储地址需要分两批传送行地址选通信号RAS*有效，开始传送行地址随后，列地址选通信号CAS*有效，传送列地址读写信号WE*写有效数据从DIN引脚进入存储单元,2、随机存取存储器,DRAM4116的刷新,采用“仅行地址有效”方法刷新行地址选通RAS*有效，传送行地址列地址选通CAS*无效，没有列地址芯片内部实现一行存储单元的刷新没有数据输入输出存储系统中所有芯片同时进行刷新DRAM必须每隔固定时间就刷新,2、随机存取存储器,DRAM芯片2164,存储容量为64K116个引脚：8根地址线A7A01根数据输入线DIN1根数据输出线DOUT行地址选通RAS*列地址选通CAS*读写控制WE*,2、随机存取存储器,SRAM与DRAM的比较：容量、速度：成本、功耗：用途：SRAM常用作缓存DRAM则用作主存使用：SRAM较简单DRAM较复杂：必须处理刷新的问题,2、随机存取存储器,EPROMEPROM2716EPROM2764,EEPROMEEPROM2717AEEPROM2864A,3、只读存储器,一、半导体存储器,1、EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息一般使用专门的编程器（烧写器）进行编程编程后，应该贴上不透光封条出厂未编程前，每个基本存储单元都是信息1编程就是将某些单元写入信息0,3、只读存储器,EPROM芯片2716,存储容量为2K824个引脚：11根地址线A10A08根数据线DO7DO0片选/编程CE*/PGM读写OE*编程电压VPP,功能,3、只读存储器,EPROM芯片2764,存储容量为8K828个引脚：13根地址线A12A08根数据线D7D0片选CE*编程PGM*读写OE*编程电压VPP,功能,3、只读存储器,EPROM芯片27256,3、只读存储器,2、EEPROM,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）有字节擦写、块擦写和整片擦写方法并行EEPROM：多位同时进行串行EEPROM：只有一位数据线,3、只读存储器,EEPROM芯片2817A,存储容量为2K828个引脚：11根地址线A10A08根数据线I/O7I/O0片选CE*读写OE*、WE*状态输出RDY/BUSY*,功能,3、只读存储器,EEPROM芯片2864A,存储容量为8K828个引脚：13根地址线A12A08根数据线I/O7I/O0片选CE*读写OE*、WE*,功能,3、只读存储器,二、半导体存储器接口的基本技术,这是本章的重点内容SRAM、EPROM与CPU的连接译码方法同样适合I/O端口,（一）、存储芯片与CPU的连接,存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线,二、半导体存储器接口的基本技术,1、存储芯片数据线的处理,若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位这个扩充方式简称“位扩充”,二、半导体存储器接口的基本技术,位扩充,2114（1）,A9A0,I/O4I/O1,片选,D3D0,D7D4,A9A0,2114（2）,A9A0,I/O4I/O1,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”,进行位扩展时，模块中所有芯片的地址线和控制线互连形成整个模块的地址线和控制线，而各芯片的数据线并列（位线扩展）形成整个模块的数据线（8bit宽度）。,二、半导体存储器接口的基本技术,2、存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,二、半导体存储器接口的基本技术,片内译码,A9A0,存储芯片,二、半导体存储器接口的基本技术,3、存储芯片片选端的译码,存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“地址扩充”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现这种扩充简称为“地址扩充”或“字扩充”,二、半导体存储器接口的基本技术,地址扩充（字扩充）,进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连形成整个模块的低位地址线、控制线和数据线，CPU的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线片选线。,二、半导体存储器接口的基本技术,片选端常有效,令芯片（组）的片选端常有效不与系统的高位地址线发生联系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”,二、半导体存储器接口的基本技术,地址重复,一个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”例如：00000H07FFFH选取的原则：高位地址全为0的地址,高位地址译码才更好,二、半导体存储器接口的基本技术,译码和译码器,译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154,二、半导体存储器接口的基本技术,全译码,所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多,二、半导体存储器接口的基本技术,全译码示例,部分译码,只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费,二、半导体存储器接口的基本技术,部分译码示例,二、半导体存储器接口的基本技术,线选译码,只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用,二、半导体存储器接口的基本技术,线选译码示例,切记：A14A1300的情况不能出现00000H01FFFH的地址不可使用,二、半导体存储器接口的基本技术,片选端译码小结,存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用,二、半导体存储器接口的基本技术,4、存储芯片的读写控制,芯片OE*与系统的读命令线相连当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线芯片WE*与系统的写命令线相连当芯片被选中、且写命令有效时，允许总线数据写入存储芯片,二、半导体存储器接口的基本技术,（二）、存储芯片与CPU的配合,存储芯片与CPU总线的连接，还有两个很重要的问题：CPU的总线负载能力CPU能否带动总线上包括存储器在内的连接器件存储芯片与CPU总线时序的配合CPU能否与存储器的存取速度相配合,二、半导体存储器接口的基本技术,1.总线驱动,CPU的总线驱动能力有限单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动双向传送的数据总线，可以采用三态双向驱动器来加以驱动,二、半导体存储器接口的基本技术,2.时序配合,分析存储器的存取速度是否满足CPU总线时序的要求如果不能满足：考虑更换芯片总线周期中插入等待状态TW,切记：时序配合是连接中的难点,二、半导体存储器接口的基本技术,1、8086的16位存储器接口,两种译码方法独立的存储体译码器每个存储体用一个译码器；缺点：电路复杂，使用器件多。独立的存储体写选通译码器共用，但为每个存储体产生独立的写控制信号-但无需为每个存储体产生独立的读信号，因为8086每次仅读1个字节。对于字，8086会连续读2次。电路简单，节省器件。,三、16位和32位系统中的内存储器接口,（1）独立的存储体译码器,D15-D8,D7-D0,高位存储体(奇数地址),低位存储体(偶数地址),A16-A1,A15-A0,A15-A0,D7-D0,D7-D0,64KB8片,64KB8片,CS#,Y0#Y7#,Y0#Y7#,CBA,A19A18A17,CBA,A19A18A17,CS#,G1G2A#G2B#,G1G2A#G2B#,OE#WE#,OE#WE#,MEMR#MEMW#,BHE#,A0,Vcc,Vcc,注意这些信号线的连接方法,MEMW#信号同时有效，但只有一个存储体被选中,三、16位和32位系统中的内存储器接口,（2）独立的存储体写选通,D15-D8,D7-D0,高位存储体(奇数地址),低位存储体(偶数地址),A16-A1,A15-A0,A15-A0,D7-D0,D7-D0,64KB8片,64KB8片,CS#,Y0#Y7#,CBA,A19A18A17,CS#,G1G2A#G2B#,OE#WE#,OE#WE#,MEMR#,BHE#,A0,VccGND,MEMW#,1,1,每个存储体用不同的写控制信号,三、16位和32位系统中的内存储器接口,8086读写16位数据的特点：读16位数据时会读两次，每次8位。读高字节时BHE=0，A0=1；读低字节时BHE=1，A0=0每次只使用数据线的一半：D15-D8或D7-D0写16位数据时一次写入。BHE和A0同时为0同时使用全部数据线