Cortex-A53处理器

Cortex-A53处理器内容来源： http:/www.very RM.com/cortex/cortex-a50/cortex-a53.htmlCortex-53处理器是ARM最高效的应用程序处理器，提供当前主流的智能手机体验，第一季度的能力在各自的进程节点上。的Cortex-A53和高能效的ARMv8处理器处于AArch64运行状态，支持32位ARMv7代码和64位代码。 与Cortex-A7处理器相比，Cortex-A57能够提供更多的性能，并且能够将big.LITTLE处理器作为独立的关键应用程序处理器或合作伙伴部署到Cortex-A57。其他Cortex-A53处理器可包含big.LITTLE中的单个或成对Cortex-A57处理器，以获得最佳性能、可扩展性和能效。为什么选择Cortex-A53处理器采用arm big.little技术的Cortex-A53处理器能够有效地实现您的互联生活。 这种相关的生活不仅仅是社会性的媒体，今天还收到了新闻和电子邮件的通知，知道了设备的上下文，知道了连接在互联网上的东西。 情况意识发生在当今的智能手机中，使用Cortex-53处理器的超高效率可提供您智能手机使用的传感器信息、日历、联系信息和基于位置的服务相关信息。Cortex-A53处理器如今，高端智能手机已使用最低功耗和面积的典型设备来提供全天候的计算能力efciencyly正在运行旧的ARM 32位应用程序与缓存相关的ARM Mali系列图形处理单元(GPU )的GPU计算应用程序互操作性具备可选可靠性和可扩展性的高性能企业应用程序在未来的16个核心配置中无缝连接ARM互连Cortex-A53处理器性能Cortex-A53处理器提供比其前辈更高的功率效率，而超过有效的微核心的Cortex-A9处理器定义了当今高端移动平台的性能。下图显示了性能Cortex-A9和Cortex-A7在初始测试平台上的测量结果。 结果将提供高性能四核配置的“速率”整数和一些浮点性能基准测试，以及经测试的大型数据集和中型数据集的混合。 这些压力是每个CPU的L2缓存内存系统。 “比率”部分的基准测试对每个系统重复相同代码的第二个、第三个和第四个CPU，以测量提供的总体性能。 这种具有基于汇率的评估能力的多处理器系统能够处理现有多环境下的交通和一致性要求。Cortex-A53以能够提供与Cortex-A9系统相匹敌的性能的速度为基准。 下图所示的性能测量结果是基于执行各种Android基准的双核Cortex-A9、双核Cortex-A7、预测结果是基于与在双核Cortex-A53平台测量出的隆起部相同类型的Cortex-A7代码。 结果发现，Cortex-A53的提供与Cortex-A53的提供是相似的，但是表示法相对来说在相同的频率上执行，相同频率的Cortex-A53提供了比Cortex-A9更高的性能。标准Cortex-A5的Cortex-A7的Cortex-A53的*Dhrystone的(DMIPS/MHz )的CoreMark测试(的CoreMark/MHz )的SPEC :解释第2000 (基地)290350450 *预期* ProvisonalCortex-A53处理器规格cortex-a 53英寸酷睿建筑物ARMv8多核1-4X由一个SMP处理器集群化一致的SMP多处理器集群通过AMBA4技术ISA支持AArch32完全向后兼容的ARMv7AArch64 64B的支持和新建筑特点的TrustZone安全技术NEON高级SIMDDSP和SIMD扩展VFPv4浮点数硬件虚拟化支持调试和跟踪的CoreSightDK-A53Cortex-A53的微体系结构特性特征优点AArch32战斗机AArch64战斗机ARM V8体系结构64位和32位运行状态是可扩展的高性能是的，先生是的，先生硬件快速加密三到十倍的软件加密性能由于可用于解密/加密的小颗粒太小而无法有效地卸载到硬件加速器，例如HTTPS是的，先生是的，先生新技术加快多媒体和信号处理算法，包括视频编码/解码、2D/3D图形、游戏、语音和语音处理、图像处理、电话和语音合成。 正在加速浮点SIMD执行代码。是的，先生是的，先生浮点单元硬件支持一半浮点运算，增强了单精度浮点、双精度浮点arithmetic.Now和IEE754-2008。是的，先生是的，先生加载检索并保存发布指令C 11、C 11、Java内存型号专用。 提高消除明确内存屏障指令线程安全的代码性能是的，先生是的，先生大型物理地址范围允许处理器访问超过4GB的物理内存。是的，先生是的，先生TrustZone技术从数字权利管理电子支付安全性的适用范围，确保可靠执行。是的，先生是的，先生硬件虚拟化允许多个软件环境和应用程序同时访问系统功能是的，先生是的，先生自动事件信令低功耗、高性能的自旋锁。是的，先生是的，先生双精度浮点SIMDSIMD向量化可应用于更广泛的算法，如科学/高性能计算(HPC )和超级计算机。否是的，先生64位虚拟地址范围启用虚拟内存超过4GB 32b限制。 关键的现代台式机和服务器软件使用内存映射文件I/O进行稀疏的解决。否是的，先生大型寄存器文件3164B通用寄存器：性能提高，堆栈使用减少。 较少的堆栈溢出，实现更积极的编译器。 比SIMD更多的应用程序(例如HPC )否是的，先生高效的64位即时生成我不太需要文本池否是的，先生大型PC的相对地址范围(/-4GB )内共享库和位置独立的可执行文件的高效数据处理否是的，先生标记指针使用动态类型的语言(如JavaScript )，等待垃圾回收变得有用否是的，先生第64K页减少TLB命中率和深度网页各界否是的，先生新的异常模式降低操作系统和虚拟机管理程序软件的复杂性否是的，先生加强缓存管理改进用户空间缓存操作系统的动态代码生成效率，清零数据缓存速度否是的，先生Cortex-A53的建筑特点特征优点通过订货配管低功耗。 为了提高性能，必须在设计中的其他位置(如存储系统和问题功能)进行改进。双重问题的能力增加了提高峰值的指令吞吐量是通过重复执行资源的双指令解码器。电源优化的L2高速缓存高效优化的L2高速缓存设计提高了性能与效率之间的平衡。进入512主TLB改进的代码性能和复杂的内存访问模型，如浏览网页。 主要TLB比较的Cortex-A7和Cortex-A9。小，快uTLBs10入门的UTLB非常少，可以从主TLB中重新加载小范围的卓越性能和电源足迹。先进分歧预测4k位条件预测，256入门间预测增加分支的命中率。64B现金行与Cortex-A57微体系结构完全匹配，在big.LITTLE系统上简化缓存管理软件。 64B线大小中现代存储器访问模型有较好折衷。无阻塞I多绳预取指令的吞吐量能力增加了更多种类的基准，从控制码的处理集中循环开始。双相同的ALU管线额外的机会，双重命令，小额额外面积。64B存储路径剩馀商店的带宽和动态功耗集中在高效设计的权衡上。多重流预取更大数据的主数据路径流入会增加大范围代码的总体性能。D-端的输送量增加了3、出色的负载丧失能力(每核心预取除外) 8未完成的事务处理(每核心)广泛的节能功能Heirarchical门时钟、电源域和高级保留模式。Cortex-A53高级多核功能利用广泛的ARM MPCore多核技术，提供可扩展的性能和功耗控制，并保持严格的移动电源限制，同时超越当今高性能设备的性能。 四个具有多核处理功能的组件处理器，在群集中不使用时关闭。 例如，设备处于待机模式可以节省电力。 如果需要更高的性能，每个处理器都将分配工作负载以满足需求，同时保持尽可能低的能耗。寻找控制单元SCU是负责管理的互连、仲裁、通信、高速缓存-2高速缓存和系统内存传输、高速缓存完整性和其他功能的处理器。 其它酷睿a 53 MP酷睿处理器还公开了具有这些功能的非缓存DMA驱动的外围设备，以增强性能并降低系统功耗。 该系统的一致性降低了软件的复杂性，并保持了每个操作系统驱动程序的软件一致性。加速器一致性端口在此AMBA 4 AXI兼容从接口上的SCU提供互连点的主控，并可与Cortex-A53处理器更好地直接连接。 此接口支持所有标准读/写操作，不需要额外的一致性要求。 但是，读取一致内存空间的事务将与SCU测试信息是否存储在L1高速缓存中进行交互。 SCU可以向存储系统转发强制执行的重写一致性操作并将其分配给L2缓存，从而消除直接写入片外存储器的功耗和性能影响通用中断控制器实现处理器间通信和系统中断路由及优先级标准化和架构的中断