Quartus II 四位全加器_第1页
Quartus II 四位全加器_第2页
Quartus II 四位全加器_第3页
Quartus II 四位全加器_第4页
Quartus II 四位全加器_第5页
已阅读5页，还剩8页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1. 系统电路架构2. 练习使用试验箱3. VHDL语言入门EDA软件开发平台161Quartus II1. 设计一个四位的全加器falladder考虑到低位过来的进位（半加器halfadder不需要考虑低位的进位）半加器：S=AB C=AB（半加器的真值表）输入输出被加数A加数B和数S进位数C0000011010101101（半加器的电路）见下图全加器：S=ABCI C=AB+BC+AC（全加器的真值表） 输入输出AiBiCi-1SiCi0000000110010100110110010101011100111111（全加器的电路）见下图注意工程文件名不能以数字开头且不能以下划线结尾将底层文件生成为顶层文件将半加器创造为符号图元由此可以添加所设置的符合元作为库文件添置原件(半加器作为独立元件在Device Design Files 里添加)此时半加器可以作为独立的原件作为下一层的电路设计的独立元。将一位全加器设置为单元，为下面的四位全加器做准备调用四个一位全加器，作为四位全加器的原件来设计四位全加器完成四位全加器的制作也可将输入输出端口改为总线形式：输入端口a3.0、b3.0 相对应的节点分别为a0 a1 a2 a3;输出端口sum3.0 sum0 sum1 sum2 sum3;连接好电路图，现在开始进行仿真首先将四位全加器置顶进行仿真总结：Project：add4bit.qpf半加器halfadder.bdf全加器fallfadder.bdf四位全加
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论