数字逻辑第四章(修改后).ppt

第四章同步时序电路的分析与设计SequentialLogicCircuitAnalysis,4.1时序电路概述SequentialLogicCircuitsummarize4.2双稳态触发器记忆元件4.3时序电路的描述方法4.4同步时序逻辑电路的分析4.5同步时序逻辑电路的设计4.6常用的同步时序逻辑电路,4.1时序电路概述,数字逻辑电路可分为两大类：组合逻辑电路时序逻辑电路组合电路的输出仅由当前输入决定。时序电路是指它的输出不仅取决于当前输入，而且也取决于过去的输入序列，即过去输入序列不同，则在同一当前输入的情况下，输出也可能不同。,时序电路的一般形式Structure,时序电路的分类,1、按照引起状态发生变化的原因可分为：同步时序电路：其状态的改变受同一个时钟脉冲控制，与时钟脉冲同步，即电路在统一时钟控制下，同步改变状态。异步时序电路：无统一的时钟脉冲使整个系统的工作同步，输入直接引起状态改变。,3、按输出特性可分为：Mealy型和Moore型。,2、按输入信号的特性可分为：脉冲输入：在两个时钟脉冲之间信号完成010(或101)两次变化后对电路的影响；电平输入：信号完成01(或10)一次变化对电路的影响。,4.2双稳态触发器记忆元件,双稳触发器是构成记忆存贮电路的重要元器件，具有两个稳定的物理状态，一个触发器只能记忆一位二进制数。双稳态元件的特点是：有两个互补的输出端Q和有两个稳定状态，分别表示存储数码0或1。(3)在一定的触发信号作用下，它可从一个稳态翻转到另一个稳态。,每个双稳态元件有两个互反的输出端Q和，分别被称为：1态(Q=1，=0)0态(Q=0，=1)触发器或锁存器翻转前的状态称为现态Qn(Q)，翻转后的状态称为次态Qn+1。,触发器逻辑符号,触发器的次态方程，也称状态方程:,具体的触发器都有自己特定的状态方程，叫特征方程。,触发器按逻辑功能分类为：,RS触发器、D触发器、JK触发器和T触发器等。,SET,CLR,SET,SET,CLR,CLR,4.2.1基本RS触发器,逻辑图,4.2.1基本RS触发器,特征方程与非门构成:或非门构成:波形图,基本SR触发器由两个与非门输出交叉反馈而组成,钟控RS触发器,SR触发器功能表,窄脉冲产生器,4.2.2钟控D触发器,钟控D触发器逻辑图、次状态真值表、状态图,4.2.2钟控D触发器,D触发器逻辑符号与激励表,3.2.2D触发器D触发器以SR触发器为基础区别在于：增加了一个非门,变为单输入端D,4.2.3主从JK触发器,JK触发器的工作分两步完成：在CP=1时，主触发器接收输入信号，而从触发器状态不变。在时钟CP的下降沿，将主触发器的状态传送给从触发器，使得并在CP=0期间保持不变，此时，主触发器不接收数据。,JK触发器特征方程:,4.2.4T触发器,T触发器逻辑符号与功能表,4.2.4T触发器,T触发器的实现,由JK触发器构成T触发器的特征方程：,由D触发器构成T触发器的特征方程：,Qn+1=D=QnT,4.6常用的时序逻辑电路,常用的同步时序电路有：寄存器、计数器、节拍信号发生器和序列信号发生器等数字系统的重要组成部分：寄存器和计数器,4.6.1锁存器、寄存器和移位寄存器,1、锁存器锁存器作用：锁存数据。,集成74LS373锁存器,2、寄存器Registers,用于暂时存放二进制代码的逻辑器件称为寄存器。寄存器按功能分为并行寄存器、串行寄存器及串并行寄存器。并行寄存器没有移位功能，通常简称为寄存器Registers；串行及串并行寄存器具有移位功能，通常称为移位寄存器ShiftRegisters。,基本寄存器一般具有以下四种功能：,清除数码,接收数码,寄存数码,输出数码,74LS374寄存器,3、移位寄存器,移位寄存器是指具有移位功能的寄存器按逻辑功能分四大类：串行输入串行输出；串行输入并行输出并行输入串行输出；并行输入并行输出按移位方式分类：单向移位、双向移位、循环移位及扭环移位等,设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的状态如表4-11所示。,设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的状态如表4-11所示。,串入并出移位寄存器,思考：有无其他接线方法可输入1010,0,1,0,1,1,4,0,0,1,0,0,3,0,0,0,1,1,2,0,0,0,0,0,1,0,0,0,0,0,0,Q3,Q2,Q1,Q0,串行输入D,CP的顺序,4、集成4位双向移位寄存器74LS194A,74LS194是集成的4位双向移位寄存器。具有左移、右移、并行置数、保持、清“0”等多种功能。,74LS194的功能表,由两片74LS194连接成的8位双向移位寄存器,把多个74LS194连接在一起，还可以实现多位（超过4位）双向移位寄存器,用两片74LS194接成8位双向移位寄存器,双向移位寄存器,双向移位寄存器基本电路如图4-48所示。它是由四位D触发器，四个与或非门和两条左移、右移控制线所构成。,双向移位寄存器逻辑电路图,1、右移动条件：,2、左移动条件：,右移控制线为高电平时，左移控制线为低电平,左移控制线为高电平时，右移控制线为低电平,4.6.2计数器Counters及其应用,计数器的状态个数称为计数器的模。如图所示的为模m的计数器。,S4,S5,Sm,S3,S2,S1,计数器状态图的一般结构,计数器的分类：,按功能：加法计数器，减法计数器，可逆计数器按进位方式：串行计数器（异步计数器）Ripplecounters并行计数器（同步计数器）Synchronouscounters按进位基数：二进制计数器Binary-counters十进制计数器decimal-counters任意进制计数器n个触发器可以构成模m的计数器，其中：m2n。,同步计数器,同步计数器电路中，所有触发器的时钟都与同一个时钟脉冲源连在一起，每个触发器的状态变化都与时钟脉冲同步，又称并行寄存器可以由计数方式的触发器构成或者移位寄存器构成。用计数方式构成的同步二进制计数器：可用JK触发器构成。JK触发器的J、K端都加上高电平，它就按交替方式或计数方式工作。计数器的摸是M=23=8,1、同步二进制计数器,按二进制数运算规律进行计数的电路称为二进制计数器。,（1）分析下图,0,0,1,0,0,0,8(0),1,1,1,1,1,1,7,0,0,1,1,0,0,4,1,1,1,0,1,1,3,0,0,1,0,1,0,2,0,1,1,0,0,1,1,0,0,1,0,0,0,初始化,J2=k2,J1=K1,J0=K0,FF2(Q2),FF1(Q1),FF0(Q0),各触发器控制端状态,计数器状态,计数,从下图中我们可以看出计数器还有分频功能,1、同步二进制计数器,（2）根据分析，写出输出方程和各触发器的激励方程：,输出方程：,激励方程：,（3）根据触发器特征方程、激励方程和输出方程，可求得次状态方程：,次态方程：,做状态转移表的方法：先规定一个现态（PS）值，然后做出次态（NS）值。次态当作现态，依次做，直到计数器状态循环为止。,思考题：利用JK或T触发器，用计数方式构成M=16的同步二进制计数器,集成二进制计数器74161,1.具有计数、保持、预置、清“0”等多种功能,2.CP为计数脉冲输入端，上升沿有效。C为进位输出,为异步清“0”端，低电平有效，只要=0时，便有Q3Q2Q1Q0=0000，与CP无关。,4.为预置数控制端，当=1，=0时，在CP上升沿到来时，将预置输入端数据D0D3送到计数器内，使Q3Q2Q1Q0=D3D2D1D0。,5.EP、ET为计数器工作状态控制端。当=EP=ET=1时，电路工作在计数状态；当=1，而EP、ET中有一个为0时，计数器处于保持状态。EP与ET的主要区别在于ET影响进位输出C，而EP不影响C。,2、同步十进制计数器,二进制计数器结构简单，但是读数不太习惯，所以在很多场合需要采用十进制计数器，以便于译码显示输出。用4位二进制数代表十进制的每一位数，所以也称为二十进制计数器。,同步十进制加法计数器,根据分析，写出各触发器的激励方程和输出方程：,激励方程：,输出方程：,根据JK触发器的特征方程和激励方程，可得电路的状态方程：,同步十进制减法计数器,同步十进制减法计数器的原理与加法计数器相似，如图4-56（a）所示为同步十进制减法计数器的逻辑图。,激励方程：,输出方程：,状态方程：,同步十进制减法计数器（续上）,由激励方程、输出方程和状态方程，写出电路的状态转移表，如表4-16所示。画出电路的状态转换图，如图4-56(b)所示。将加法计数器和减法计数器的控制电路合并在一起，再加入加、减法选择控制电路，就可以构成加/减法计数器。中规模集成加减法计数器74LS190、74LS191、74LS192,2.用移位寄存器构成同步二进制计数器计数器也可以由n状态移位寄存器构成,为不断在这n个状态中循环，移位寄存器电路中需要加入反馈,反馈可采用两种方法：环形计数器（Qn反馈）扭环计数器（Qn反馈）,PS:移位寄存器构成的同步计数器，由于每个计数状态中只有一个触发器发生反转，译码波形非常好，不带毛刺。环行计数器和扭环计数器不能自动启动，原始状态需要另行设置,异步计数器,异步计数器（又称串行计数器）：各触发器的时钟不是来自同一个时钟源。状态变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器按串行方式工作，触发器的状态变化有点象多米诺骨牌,异步计数器和同步计数器的区别是什么？,异步二进制计数器的模M=2K,异步计数器的翻转时间：tp,现有一个由n个触发器组成的异步二进制触发器，则要求输入的CLK的最大时钟频率为：,异步十进制计数器,位异步二进制计数器可以构成BCD码十进制异步计数器,方法：（数到10自动归零）位异步二进制计数器数到1010（第10个脉冲）时候，通过与非门检测译码，其输出信号使个触发器清，即变成BCD码0000，实现归零,重新开始计数。,4.3时序电路的描述方法,1、描述时序逻辑电路的三个重要的方程:输出Z=F(输入x，现态Q)激励Y=G(输入x，现态Q)次态Qn+1=H(激励Y，现态Q),2、用具体式表达出三个方程式如下：,输出方程（输出函数）,激励方程（激励函数）,次状态方程,4.3.2触发器的激励表、状态表和状态图,表4-3D触发器的激励表表4-4JK触发器的激励表,两种触发器的状态图,两种触发器的状态表,4.3.3时序波形图描述,时序逻辑电路的输入、输出及状态之间的转换关系可以形象地用时序波形图（简称时序图）的形式来描述。时序图，就是输入、输出和状态按时间顺序变化的波形图。直观地描述时序电路的时钟信号、输入信号、输出信号及电路的状态转移等在时间上的对应关系。,时序图形式,4.3.4一般同步时序电路的状态表与状态图,同步时序逻辑电路按输入与输出的关系可分为:1.米里型电路（Mealy）在同步时序电路中，输出是输入变量和状态变量的函数，即输出（Z）不仅与该时刻的输入有关，而且与电路的现态有关，具有这种特点的同步时序逻辑电路称为米里型时序逻辑电路。,米里型时序电路,2.摩尔型电路(Moore),摩尔型电路只不过是米里型电路的一种特例。在同步时序电路中，输出（Z）只是状态变量的函数，而和当时的外部输入无直接关系，或根本没有Z输出。具有这样特点的同步时序逻辑电路称为摩尔型时序逻辑电路。,摩尔型时序电路,4、状态表State-table,无外部输出的状态表,yn+1(次态),Mealy型状态表,yn+1/z(次态/输出),yn+1(次态),Moore型状态表,5、状态图State-diagrams,Mealy型电路的读表（或图）的次序是：现态y输入x输出z次态yn+1,5、状态图State-diagrams,Moore型电路的读表（或图）的次序是：现态y输出z输入x次态yn+1,4.4同步时序电路的分析方法ClockedSynchronousCircuitAnalysisMethods,时序电路的分析是根据逻辑电路图得到反映时序电路工作特性的状态表及状态图。因此，分析工作从组合逻辑的分析着手，一般步骤如下：（1）列出激励函数及输出函数表达式：激励函数=G(输入，现态)Mealy型输出=F(输入，现态)Moore型输出=F(现态)（2）根据触发器的次态方程得到各个状态的次态方程：次态=Q(输入，现态)（3）根据状态变量的次态方程填写二进制状态表。,同步时序电路的分析方法(续),（4）根据输出表达式填写输出值到二进制状态表，从而得到二进制状态输出表。（5）每一个状态分配一个字母状态名，从而得到状态输出表。（6）根据状态输出表，画出状态图。（7）电路特性描述，确定电路的逻辑功能。,同步时序逻辑电路的分析过程,4.4.2分析举例,解：根据对电路的观察和电路组成的分析，该电路是米里型电路。由给定电路图写出电路的激励方程：由给定的电路图写出输出出方程：由给定的电路与D触发器的特征征方程，得到电路的次态方程：,分析举例（续上）,根据上面三个方程式，可建立状态转移表，如表4-5所示。,分析举例（续上）,说明时序电路的逻辑功能。,当输A=0时，电路是一个加法计数器，当A=1时，电路是一个减法计数器,设状态：,分析举例2,Z,分析举例2（续）,解：根据对电路的观察和电路组成的分析，该电路是摩尔型电路。由给定电路图写出电路的激励方程：由给定的电路图写出输出出方程：由给定的电路与D触发器的特征征方程，得到电路的次态方程：,分析举例2（续）,1,1,1,1,1,0,0,0,0,0,1,0,1,0,1,1,0,0,1,1,1,1,1,0,0,1,0,0,0,1,1,0,0,0,1,1,1,1,0,1,0,0,1,1,1,0,0,1,1,0,1,0,0,1,1,0,1,0,1,0,1,1,0,1,0,1,0,0,0,1,0,1,0,0,1,0,1,1,0,0,1,0,1,1,1,0,0,0,1,0,0,1,1,0,1,0,0,1,0,0,0,1,1,1,1,0,0,0,0,0,0,0,CP0,CP1,CP2,CP3,Z,时钟信号,次态（NS）,现态（PS）,根据上面三个方程式，可建立状态转移表，如表4-5所示。,分析举例（续上）,说明时序电路的逻辑功能。,0000/1,0001/1,0010/1,0011/1,0100/1,0101/1,0110/1,0111/1,1000/1,1001/1,电路是一个模10的加法计数器,分析举例3,4.5同步时序电路的设计SynchronouscircuitDesign,设计时序逻辑电路，就是要求设计者从文字描述的逻辑功能出发，求得一个能实现该逻辑功能的逻辑电路，并最终画出最简单的时序逻辑电路图。,同步时序逻辑电路的设计步骤如下：,逻辑抽象，按设计要求建立原始状态转移表或状态转移图。,化简状态。,分配状态与状态编码。,选择触发器类型，并求出电路的激励方程、输出方程和次态方程。,根据三个方程，画出时序逻辑电路图。,时序逻辑电路分析与设计比较,同步时序电路分析与设计的比较：,逻辑电路图,逻辑表达式,二进制状态表,状态图,状态表,功能特性描述,分析过程,设计过程,1、建立原始状态图和状态表,2、状态化简求得最简状态表,3、状态分配求得二进制状态表,4、选择触发器，确定激励函数和输出函数,5、画出逻辑电路图,4.5.2建立原始状态图(表)SequencerecognizerStateDiagram(Table),建立原始状态表的关键是确定以下三个问题：1、所描述的电路应包括多少状态？2、状态之间的转换关系如何？3、输出情况如何？,设计要求：确保逻辑功能的正确性,设计方法：直接构图（表）法,把用文字或用波形图表达的设计要求转变成状态转移表或状态图，这是设计中重要的一步，也是最关键的一步。,建立原始状态表（图）举例,【例4】设计一个五状态加1、加2计数器。,分析：该电路具有五个状态0、1、2、3、4，有一个电平输入X，当X=0时，电路在时钟脉冲CP的作用下，按顺序转换（由CP实现每次+1）。当X=1时，电路按上述顺序走两步（由CP实现每次+2）。,确定状态表的过程：很明显，本电路应包含5个状态，故画5个圆圈，顺序标上0、1、2、3、4。按照问题的要求加上状态转换箭头，箭头上标注的是X的输入状态，如图4-23（a）所示。其次作状态表，如图4-23（b）所示。该电路是摩尔型电路（没有外输出）。,续上,【例5】设计一个3位二进制可逆计数器。,它有一个控制输入X，当X=0时，计数器正向计数；当X=1时，计数器逆向计数。该电路有23个状态，分别用A、B、H来表示。当正向计数时，计数器的状态按顺序变化，在CP的作用下，当由H变成A时产生一个“1”输出，即Z=1。逆向计数时，其状态按顺序变化，当电路由A变成H时产生一个“1”输出，即Z=1。图4-24是它的原始状态表和原始状态图。,4.5.3状态化简SimplificationtheStates,完全给定同步时序电路状态表的化简StateReducantinCompletelySpecifiedCircuits1、等效的概念状态等效(StateEquivalence)设：S1和S2是完全给定时序电路M1和M2(M1和M2可以是同一个电路)的两个状态，作为初态同时加入任意输入序列，所产生的输出序列完全一致，则状态S1和S2是等效(或等价)的，称S1和S2是等效对，记为(S1，S2)。等效状态可以合并为一个状态。,即：(S1，S2)S,等效的传递性Transitivity,如果有状态S1和S2等效，状态S2和S3等效，则状态S1和S3也等效，记为：(S1，S2)，(S2，S3)(S1，S3),等效类EquivalencePartition所含状态都可以相互构成等效对的等效状态的集合，称为等效类。即：(S1，S2，S3)(S1，S2)(S2，S3)(S1，S3)(S1，S2)(S2，S3)(S1，S3)(S1，S2，S3),最大等效类在一个原始状态表中，不能被其他等效类所包含的等效类称为最大等效类。,等效对的判断标准,条件1：它们的输出完全相同identicaloutputs。条件2：它们的次态满足下列条件之一：次态相同次态交错次态循环后续状态等效次态维持,等效关系判断条件的说明,次态相同,次态交错,次态循环,图中次态的等效依赖关系,次态维持,S1,S2,S3,S1,S2,S3,后继状态等效,2、利用隐含表进行状态化简,画隐含表(缺头少尾表),进行顺序比较,关联比较,列出最大等效类,最小化状态表,用隐含表化简举例,【例9】用隐含表化简图4-28（a）中的原始状态表。,用隐含表化简举例(续上),【例10】化简图4-29（a）所示的原始状态表。,4.5.4状态分配StateAssignment,状态分配就是给最小化状态表中的每个字母状态指定一个二进制代码来表示，又称为状态编码。状态分配将影响到所设计的同步时序电路的复杂程度和使用器件的多少。,状态个数和触发器个数的关系设状态个数为n，触发器个数为K，则n、K之间应满足下列关系2Kn2K-1或K=2n式中：2n为不小于2n的最小整数。,状态编码的一般问题,对状态表中的状态进行编码，需解决两个问题：,一是根据所要求的状态数，确定触发器的个数；,二是指定每个状态的二进制代码，使所设计的电路为最简单。,状态编码的一般方法,一对一法:一个状态用一个触发器来实现，虽然触发器数目较多，但编码方法非常简单。计数器法:假设状态数为N，用“计数器法”来实现时，需要K个触发器，则应满足2KN的关系。此时需要对状态表中的各状态给予不同的编码,触发器类型的选择及激励函数和输出函数的确定,触发器类型的选择:触发器类型的不同将决定电路中激励函数的繁简。因此，选择触发器类型的重要条件就是能使函数最简。在大多数情况下，最常选用的是D触发器，其次是选用JK触发器和T触发器。在非计数型的时序电路中，有时可选用SR触发器。在PLD器件中只包含D触发器。,激励函数和输出函数的确定,选触发器类型,最简状态表,原始状态图、状态表,状态化简,状态分配,二进制状态表,(选触发器激励表),激励函数表达式输出函数表达式,计数器法实现状态编码举例,【例12】用“计数器法”实现图4-33（a）所示最简状态表的状态编码，并用D触发器作存贮元件，完成给定的同步时序电路的设计。,状态编码,图4-33（a）是一个最简的状态表，并且有A、B、C、D四个状态，由于22=4，根据计数器法编码原则，所以用2个D触发器即可。两个D触发器有四种不同状态组合，一般地用00代表A状态，01代表B状态，11代表C状态，10代表D状态。,将上述代码代入图4-33（a）中，得到图4-33（c）的二进制状态表。从图4-33（c）的二进制状态表可得到时序电路的现态、输入与次态、输出之间的关系。,作出激励方程和输出方程的卡诺图,计数器法实现状态编码举例（续上）,化简求得激励方程、输出方程和状态方程,根据D触发器的特征征方程可得：,画逻辑电路图,一对一法实现状态编码举例,【例13】根据图4-36时序机的状态图及其MDS状态表，采用“一对一法”实现该时序机。,解：所谓“一对一法”，就是在状态编码是采用每一个状态使用一个触发器。图4-36中的状态有4个，所以使用4个触发器，设为QA，QB，QC，QD，而4个状态的编码表如表4-8所示。,表4-8一对一法状态编码表,根据“一对一法”状态编码方式，可将图4-36中的MDS状态表转换成有表4-9的形式。,每个状态的状态方程:,NS是箭头的目的状态（次态），PS是箭头的根状态（现态），C是转换条件,例如：S0=S0（X1X2）+S1X1+S2X1X2+S3X2,一对一法实现状态编码举例（续上）,根据公式与状态和触发器是一对一的，得到有激励方程如下：,4.5.5同步时序逻辑电路设计举例,【例12】设计一个自动销售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱后机器自动给出一杯饮料；投入两元（两个一元硬币）硬币后，在给出一杯饮料的同时自动找回一枚五角硬币。,首先进行逻辑抽象,将“投一元硬币”事件称为A，投入一元硬币时A=1，未投入时A=0；将“投五角硬币”事件称为B，投入五角硬币时B=1，未投入时B=0；将“给出饮料”事件称为Y，给出饮料时Y=1，不给时Y=0；将“找钱”事件称为Z，有找钱时Z=1，没有找钱时Z=0。,分析电路状态,现考虑每次投币动作都会引起状态的变化。投币口每次只能投入一枚硬币，而且投币后的总钱数不会超过两元。,设电路在没有投币的情况下为初始状态，称为S0，投入五角硬币后的状态为S1，投入一元硬币或两个五角硬币的状态为S2。再投入一枚五角硬币后电路的状态回到S0，但有一杯饮料给出，没有找钱，即Y=1、Z=0；如果刚才是投入一元硬币，电路的状态回到S0，有一杯饮料给出，而且有找钱，即Y=1、Z=1。在S1状态下，投入一枚五角硬币后，电路状态变为S2，此时没有给出饮料，也没有找钱，即Y=0、Z=0；如果是投入一枚一元硬币或两枚五角硬币后，电路状态回到S0，有一杯饮料给出，没有钱找，即Y=1、Z=0,同步时序逻辑电路设计举例（续上）,根据上面的分析，画出电路的状态表和状态图,因为只有一个投币口，并且每次只能投入一枚硬币，所以不考虑AB=11的情况，与之相对应的项作为约束项。,同步时序逻辑电路设计举例（续上）,取两个触发器，即n=2，因为21M=322，用触发器状态Q1Q0的00、01、10表示状态S0、S1、S2。画出电路的次态/输出二进制状态表，如表4-10所示。在电路正常时没有Q1Q0=11这个状态，所示与之对应的最小项作为约束项。将4-10表进行卡诺图分解简化，得到如图4-38所示的四个卡诺图。,同步时序逻辑电路设计举例（续上）,根据图4-38分解卡诺图简化的结果，写出电路的状态方程和输出方程：,电路的状态方程：输出方程为：,选用D触发器来组成电路，D触发器的特征方程是：Qn+1=D，则得到电路的激励方程：,激励方程：,同步时序逻辑电路设计举例（续上）,根据上面三组方程及前面所学的逻辑电路知识，画出时序电路的逻辑电路图：,4.6常用的时序逻辑电路,常用的同步时序电路有：寄存器、计数器、节拍信号发生器和序列信号发生器等数字系统的重要组成部分：寄存器和计数器,4.6.1锁存器、寄存器和移位寄存器,1、锁存器锁存器作用：锁存数据。,集成74LS373锁存器,2、寄存器Registers,用于暂时存放二进制代码的逻辑器件称为寄存器。寄存器按功能分为并行寄存器、串行寄存器及串并行寄存器。并行寄存器没有移位功能，通常简称为寄存器Registers；串行及串并行寄存器具有移位功能，通常称为移位寄存器ShiftRegisters。,基本寄存器一般具有以下四种功能：,清除数码,接收数码,寄存数码,输出数码,74LS374寄存器,3、移位寄存器,移位寄存器是指具有移位功能的寄存器按逻辑功能分四大类：串行输入串行输出；串行输入并行输出并行输入串行输出；并行输入并行输出按移位方式分类：单向移位、双向移位、循环移位及扭环移位等,设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的状态如表4-11所示。,设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的状态如表4-11所示。,串入并出移位寄存器,思考：有无其他接线方法可输入1010,0,1,0,1,1,4,0,0,1,0,0,3,0,0,0,1,1,2,0,0,0,0,0,1,0,0,0,0,0,0,Q3,Q2,Q1,Q0,串行输入D,CP的顺序,4、集成4位双向移位寄存器74LS194A,74LS194是集成的4位双向移位寄存器。具有左移、右移、并行置数、保持、清“0”等多种功能。,74LS194的功能表,由两片74LS194连接成的8位双向移位寄存器,把多个74LS194连接在一起，还可以实现多位（超过4位）双向移位寄存器,用两片74LS194接成8位双向移位寄存器,双向移位寄存器,双向移位寄存器基本电路如图4-48所示。它是由四位D触发器，四个与或非门和两条左移、右移控制线所构成。,双向移位寄存器逻辑电路图,1、右移动条件：,2、左移动条件：,右移控制线为高电平时，左移控制线为低电平,左移控制线为高电平时，右移控制线为低电平,4.6.2计数器Counters及其应用,计数器的状态个数称为计数器的模。如图所示的为模m的计数器。,S4,S5,Sm,S3,S2,S1,计数器状态图的一般结构,计数器的分类：,按功能：加法计数器，减法计数器，可逆计数器按进位方式：串行计数器（异步计数器）Ripplecounters并行计数器（同步计数器）Synchronouscounters按进位基数：二进制计数器Binary-counters十进制计数器decimal-counters任意进制计数器n个触发器可以构成模m的计数器，其中：m2n。,同步计数器,同步计数器电路中，所有触发器的时钟都与同一个时钟脉冲源连在一起，每个触发器的状态变化都与时钟脉冲同步，又称并行寄存器可以由计数方式的触发器构成或者移位寄存器构成。用计数方式构成的同步二进制计数器：可用JK触发器构成。JK触发器的J、K端都加上高电平，它就按交替方式或计数方式工作。计数器的摸是M=23=8,1、同步二进制计数器,按二进制数运算规律进行计数的电路称为二进制计数器。,（1）分析下图,从下图中我们可以看出计数器还有分频功能,1、同步二进制计数器,（2）根据分析，写出输出方程和各触发器的激励方程：,输出方程：,激励方程：,（3）根据触发器特征方程、激励方程和输出方程，可求得次状态方程：,次态方程：,做状态转移表的方法：先规定一个现态（PS）值，然后做出次态（NS）值。次态当作现态，依次做，直到计数器状态循环为止。,思考题：利用JK或T触发器，用计数方式构成M=16的同步二进制计数器,集成二进制计数器74161,1.具有计数、保持、预置、清“0”等多种功能,2.CP为计数脉冲输入端，上升沿有效。C为进位输出,为异步清“0”端，低电平有效，只要=0时，便有Q3Q2Q1Q0=0000，与CP无关。,4.为预置数控制端，当=1，=0时，在CP上升沿到来时，将预置输入端数据D0D3送到计数器内，使Q3Q2Q1Q0=D3D2D1D0。,5.EP、ET为计数器工作状态控制端。当=EP=ET=1时，电路工作在计数状态；当=1，而EP、ET中有一个为0时，计数器处于保持状态。EP与ET的主要区别在于ET影响进位输出C，而EP不影响C。,2、同步十进制计数器,二进制计数器结构简单，但是读数不太习惯，所以在很多场合需要采用十进制计数器，以便于译码显示输出。用4位二进制数代表十进制的每一位数，所以也称为二十进制计数器。,同步十进制加法计数器,根据分析，写出各触发器的激励方程和输出方程：,激励方程：,输出方程：,根据JK触发器的特征方程和激励方程，可得电路的状态方程：,同步十进制减法计数器,同步十进制减法计数器的原理与加法计数器相似，如图4-56（a）所示为同步十进制减法计数器的逻辑图。,激励方程：,输出方程：,状态方程：,同步十进制减法计数器（续上）,由激励方程、输出方程和状态方程，写出电路的状态转移表，如表4-16所示。画出电路的状态转换图，如图4-56(b)所示。将加法计数器和减法计数器的控制电路合并在一起，再加入加、减法选择控制电路，就可以构成加/减法计数器。中规模集成加减法计数器74LS190、74LS191、74LS192,2.用移位寄存器构成同步二进制计数器计数器也可以由n状态移位寄存器构成,为不断在这n个状态中循环，移位寄存器电路中需要加入反馈,反馈可采用两种方法：环形计数器（Qn反馈）扭环计数器（Qn反馈）,PS:移位寄存器构成的同步计数器，由于每个计数状态中只有一个触发器发生反转，译码波形非常好，不带毛刺。环行计数器和扭环计数器不能自动启动，原始状态需要另行设置,3.4.2异步计数器,异步计数器（又称串行计数器）：各触发器的时钟不是来自同一个时钟源。状态变化时，有的触发器与时钟同步，有的则滞后一些时间。异步计数器按串行方式工作，触发器的状态变化有点象多米诺骨牌,异步计数器和同步计数器的区别是什么？,异步二进制计数器的模M=2K,异步计数器的翻转时间：tp,现有一个由n个触发器组成的异步二进制触发器，则要求输入的CLK的最大时钟频率为：,异步十进制计数器,位异步二进制计数器