锁存器与触发器.ppt

数字电路,数字电路按电路结构和工作原理分类：,组合电路,时序电路,由门电路组成，无反馈；,输出仅由当时的输入决定与以前的输出无关，无记忆功能；,第五章触发器,教学重点,1.理解双稳态电路、锁存器、触发器的特点,2.熟练掌握常用触发器的逻辑功能和触发时刻（SR、JK、D、T触发器）,锁存器和触发器,【研究课题】开关存在“抖动（bounce）问题”，如何解决？,【驱动任务】同学们能否研究出开关的防抖电路呢？,第十一讲触发器,任务驱动,时序电路的提出（工程背景）：,1.数字系统需要记忆、存储功能,2.数字系统需要在规定的时刻动作,时序电路,时序电路的特点：,1.具有记忆存储功能（输出不仅与当时输入有关，还与以前的输出有关）,2.在规定的时刻动作（在一定时刻，输入信号才起作用）,时序电路的基本单元电路：是锁存器、触发器,触发器,温故知新,问题1：,输出的高低电平随着输入进行改变，不具备记忆功能。,触发器：能够存储1位二值信号的基本单元电路。,触发器必须具备的两个基本特点：具有两个能自行保持的稳定状态，用来表示逻辑状态或二进制数的0和1。2.根据不同的输入信号可以置成1或0状态。,双稳态存储单元电路,有两种稳定状态（Q=0，Q=1）,通电后随机进入其中一种，并长期保存不变。,所以电路可存储1位二进制数,反馈,2.电路结构,无输入端，有两个互补输出端Q端的状态定义为输出状态。,由两个非门交叉耦合形成反馈,1.双稳态电路的概念,3.双稳态电路的问题,无输入控制，不能按要求储存信号。,添加输入控制端。,解决的办法：,思考：怎样添加输入端？,思考：怎样解决？,5.2SR锁存器,在双稳电路上增加输入端，可控制存储内容。,将非门换成或非门（与非门），构成锁存器,1.基本SR锁存器,逻辑表达式：,锁存输入信号是1有效,工作原理:,若初态Qn=1,若初态Qn=0,0,0,0,无论初态Qn为0或1，次态都为1。信号消失后仍不变,R=0、S=1,Qn=1,S有效，R无效，输出置1,由于或非门逻辑功能是“见1为0，全0为1”,1,0,1,0,无论Qn为0或1，次态都为0，信号消失后仍不变,R=1、S=0,Qn=0,R有效，S无效，输出置0,S=1、R=1,S、R同时有效，不允许,约束条件:SR=0,当S、R同时消失回0时，两个或非门的延迟时间无法确定，故输出的稳定状态不能确定。,破坏了输出互补的逻辑状态,故不允许S=R=1,工作波形,S、R锁存器的保持和置1、置0功能，是一个存储单元应具备的最基本功能,用与非门构成的基本SR锁存器是0有效,、,逻辑符号,低电平有效的基本SR锁存器,逻辑表达式：,输入信号是0有效,约束条件:S.R=0,基本SR锁存器逻辑功能小结：,问题：基本SR锁存器输出没有时间控制,解决：增加一对逻辑门和一个使能输入端E,用E的电平控制锁存器在某一指定时刻根据S、R输出,1.逻辑门控SR锁存器,电路结构,国标逻辑符号,基本SR锁存器,使能信号控制门电路,R、S、E都是1有效,C1表示关联控制1R、1S,E有效时，输出为SR功能,E无效时，输出不变,5.3电平触发的触发器,1.逻辑门控SR锁存器,电路结构,5.3电平触发的触发器,1.只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。,2.在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。,动作特点：,逻辑门控SR锁存器的E、S、R的波形如下图所示，锁存器的原始状态为Q=0，试画出Q的波形。,国标逻辑符号,门控SR锁存器的问题：,存在禁止态（即有约束条件），实际很少直接应用,解决办法：消除禁止状态,如何消除禁止状态？,使S、R不同时有效,在S、R间连一个非门,D锁存器,2.D锁存器,1.逻辑门控D锁存器,D=0S=0，R=1，Q=0,D=1S=1，R=0，Q=1,0不变不变保持,1001置0,1110置1,没有禁止态，应用广泛,D0则0，D1则1,2.传输门控D锁存器,(c)E=0时,(b)E=1时,(a)电路结构,TG2导通，TG1断开,TG1导通，TG2断开,Q=D,Q不变,工作波形,空翻,举空翻现象的例子。电平触发D触发器的CLK和输入端D的电压波形如右图中所给出，画出Q和Q端的电压波形。假定触发器的初始状态为Q=0。,3.D锁存器的动态特性,定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。,建立时间,保持时间,脉冲宽度,传输延迟时间,传输延迟时间,74HC/HCT373八D锁存器,4.典型集成电路,8个数据输入,8个数据输出,三态输出使能,锁存使能,74HC/HCT373的功能表,L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。,D锁存器74LS273在数码显示电路中的应用,CLK,GND,74LS273,VCC,8D锁存器,计算机,LED,+5V,显示器,7位0111111100H-7FH,应用案例,小结：D锁存器特点,具有0和1两个稳态，在使能（时钟）信号无效时，能保持在稳态，在使能（时钟）有效时，能存储一位二进制码。,锁存器使能（时钟）信号是采用电平控制在时钟信号的有效电平期间都可改变输出状态,时钟CLK;CP,触发器,1.根据电路结构形式的不同分为：基本RS触发器、同