N阱CMOS芯片设计PPT课件

.1，微电子技术集成实践，n井CMOS芯片设计，2，I .设计指标要求，1 .工作：n井CMOS芯片制造工艺设计2。特性指标要求：n槽多晶硅栅MOSFET:临界电压VTn=0.5V，泄漏极饱和电流IDsat1mA，泄漏源饱和电压VDsat3V，泄漏源击穿电压BVDS=35V，栅极源击穿电压bgs ，3，3。结构参数参考值：p型硅衬底的电阻率为50cm；N-井CMOS芯片的n-井掺杂后的块电阻为690/，接头深度为5 6mPMOS管源，渗流区掺杂表面浓度11020cm-3，节理深度0.3 0.5m；NMOS管源，渗流区掺杂表面浓度11020cm-3，节理深度0.3 0.5m；场氧化物层厚度为1m。垫子氧化层的厚度约为600。栅氧化层厚度为400；氮化硅薄膜厚度约为1000；多晶硅栅厚度为40005000。4、4。设计内容(1)MOS管装置特性参数设计计算；(2)薄膜加工工艺参数计算：现场氧化、栅氧化、多晶硅栅或掩蔽氧化膜等的工艺方法和工艺条件(需要特定温度、时间或流量、速度等)分析、设计和接头深度或掩蔽验证；(3)确定n-井CMOS芯片制作的工艺实施计划，包括设计的结构参数、制造工艺、工艺方法、工艺条件和预期结果。5，2。mos设备特性分析MOS设备特性分析。6、7，2。PMOS参数设计和计算，8、9，3。工艺分析，10，1。基板准备：CMOS集成电路通常在p型(100)基板上制造，尽可能轻地掺杂硼，减少基板电阻，电阻率50。(100)使用晶体方向基板与载流子的表面迁移率相关，因为MOSFET工作电流是表面多子漂移电流，并且(100)界面状态密度最低，表面迁移率最高，因此MOSFET可以具有高工作电流。11，2。初始氧化：n井区掩蔽氧化介质膜的厚度取决于注入和退火的掩蔽要求。干氧-湿氧-干氧法。干氧氧化层结构致密，对光刻胶附着力好，光刻质量好。使氧化层生长的湿氧。氧化机制：在高温下，氧与硅接触，氧分子与其表面的硅原子反应，生成SiO2起始层。起始氧化层阻碍了氧分子与Si表面的直接接触，因此之后的持续氧化是通过产生负氧离子扩散的SiO2，经过Si侧，到达SiO2-Si界面，进行反应，加厚氧化层。12，3。井区光刻：使用一般湿光刻工艺，包括涂胶、前烘焙、曝光、现象、耐用薄膜、腐蚀、除胶等。陷阱区域光刻的目的是光刻n陷区域注入窗口。氧化物蚀刻以HF和SiO2反应。13，4。n陷阱注入：n陷阱硅栅COMS集成电路制造工艺顺序中的第一个注入掺杂。工艺要求是形成n井区。14，5。扩散，到达n井所需的井深度。剥离井区氧化层，形成n井。7.生长SiO2，消除Si-Si3N4界面应力，二次氧化。8.LPCVD系统Si3N4介质层。氨化反应，反应剂：硅烷SiH4/二氯二氢硅SiH2Cl2/四氯化硅SiCl4和氨。15，9。源区域光刻：二次光刻。分别使用列H3PO4和HF蚀刻Si3N4和SiO2。16，10。场氧化：源区外部统称场区，金属连接主要分布在存在区。MOS晶体管之间被场区的厚氧化物层隔离。由于场区和源区氧化层厚度的差异很大，为了防止大型氧化层楼梯影响硅片的平整度，影响金属连接的可靠性，MOS集成电路使用硅的局部氧化方法LOCOS工艺形成了厚场氧化层。现场氧化采用湿氧氧化，快捷特性。17，11。消除氮化硅和SiO2的光刻，第三种光刻。蚀刻后，注入b调整临界电压。18，12。栅氧化：干氧氧化，结构紧凑，均匀，重复性好。CMOS的绝缘层，用于将CMOS栅极与下面源极、泄漏极和源泄漏之间的导电通道分离。19，13。沉积多晶硅(CVD多晶硅薄膜工艺，硅烷二级分解):目前，MOS晶体管大多采用高电平多晶硅作为栅极电极，简称硅栅极。硅栅工艺也称为自对准工艺。由于多晶硅高温，可以承受离子注入者的退火激活温度，因此硅栅过程首先制造硅栅，然后屏蔽栅图形，在栅两侧形成源，泄漏区域，实现源-栅-泄漏自对准。20，14。光刻多晶硅，p槽莫尔斯管和n槽莫尔斯管形成多晶硅，形成欧姆接触。21，15。光刻n槽莫尔斯管区域薄膜，第5次光刻。16.n槽莫尔斯管区注入磷，形成MOS管源区，渗流区。为了有效地防止短通道效应，集成电路制造过程中引入了光掺杂泄漏工艺(LDD)，当然，该阶段的作用不止于此，高质量材料和表面非晶结合形成的浅结有助于降低源泄漏之间的通道泄漏电流效应。LDD也是集成电路制造的基本步骤。大量源泄漏注入与通道太近，通道太短，为了防止源泄漏连接，在CMOS的LDD注入后，多晶硅浇口的两侧形成了侧壁。侧壁的形成主要有两个阶段。(1)。在薄膜区域使用化学气相沉积设备沉积二氧化硅层。22、(2)。然后使用干蚀刻工艺雕刻出这种二氧化硅。由于使用的各向异性，蚀刻工具使用离子溅射掉大部分二氧化硅，当多晶硅暴露时，可以停止反角，但此时并非所有二氧化硅都被去除了，并不是在多晶硅的侧壁上保留了部分二氧化硅的一部分。此步骤不需要遮罩。23，17。光刻p槽莫尔斯管面积膜，第6次光刻。18.p槽MOS管区注入硼，形成p槽MOS管源区，泄漏区。24、19。磷硅玻璃PSG的沉积。25，20。铅孔光刻，第七次光刻。26，21。真空蒸汽铝(PVD)22。反刻铝，27、23。沉积钝化保护层24。压力焊接：暴露集成电路芯片的引线端压力点(pad)，以确保芯片封装过程中芯片的压力点和壳管上的相应针脚(pin)连接。28，4。薄膜加工工艺参数计算，1 .形成n陷阱的工艺参数计算以形成n陷阱的过程为两个步骤。首先，浅结离子注入和退火推进使n-阱达到所需的结深度。(1)离子注入：29，(2)退火，推进：离子注入后充分激活杂质，使用快速退火，以最小化晶体损伤，最后在t=1200 下推进以满足接头深度要求。30，31、2。氧化层厚度计算及验证在干氧、湿氧条件下。32，(1)由30分钟干氧生成的SiO2的厚度：(2)由120分钟湿氧生成的SiO