ISE基础--基于原理图的设计.ppt

2012-12-09,基于原理图的ISE设计流程-基于原理图的3-8译码器设计原理,本节将介绍74LS1383-8译码器的实现原理，下图给出了74LS138译码器的符号描述。,基于原理图的ISE设计流程-基于原理图的3-8译码器设计原理,基于原理图的ISE设计流程-基于原理图的3-8译码器设计原理,编码从C，B，A引脚输入。输出Y7-Y0用来指示输入的编码的组合。在一个时刻输出引脚Y7Y0只有一位为低，其余输出为高74LS138译码器工作的前提条件是：,74LS138译码器工作的前提条件是：,同时有效。,注：设计中的G2表示,的组合。,基于原理图的ISE设计流程-基于原理图的3-8译码器设计原理,（3-11）,（3-12）,基于原理图的ISE设计流程-设计内容,使用ISE13.3完成3-8译码器的设计，其内容包括：工程的建立；基于原理图的3-8译码器逻辑电路设计；设计综合和查看综合结果；3-8译码器设计仿真；用户约束的添加和设计实现；布局布线结果的查看；设计下载到FPGA芯片,基于原理图的ISE设计流程-启动ISE13.3软件,方法1：在开始菜单下找到ISE的启动图标,方法2：在桌面上找到ISE图标，点击该图标启动ISE13.3软件,基于原理图的ISE设计流程-新建工程,基于原理图的ISE设计流程-新建工程,基于原理图的ISE设计流程-新建工程,基于原理图的ISE设计流程-创建一个新工程,基于原理图的ISE设计流程-创建一个新工程,基于原理图的ISE设计流程-创建一个新的设计文件,基于原理图的ISE设计流程-创建一个新的设计文件,选择Schematic,基于原理图的ISE设计流程-创建一个新的设计文件,设计总结,基于原理图的ISE设计流程-创建一个新的设计文件,基于原理图的ISE设计流程-拖拽符号到原理图界面,基于原理图的ISE设计流程-拖拽符号到原理图界面,拖拽符号到原理图界面,基于原理图的ISE设计流程-拖拽符号到原理图界面,按照前面3-8译码器电路，从符号库中找到INV、AND3B3、NAND4到原理图设计界面。,基于原理图的ISE设计流程-连接原理图中的符号,按如下选择连线工具,基于原理图的ISE设计流程-连接原理图中的符号,基于原理图的ISE设计流程-添加端口,选择添加端口工具,基于原理图的ISE设计流程-添加端口,按此将所有的端口添加到需要的位置中,基于原理图的ISE设计流程-添加端口,基于原理图的ISE设计流程-修改端口名字,基于原理图的ISE设计流程-修改端口名字,弹出端口属性设置窗口,基于原理图的ISE设计流程-修改端口名字,按照前面的电路，将端口分别命名为G2A，G2B、A、B、C、Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7,基于原理图的ISE设计流程-修改端口名字,基于原理图的ISE设计流程-检查原理图设计,原理图主界面下，选择Tools-CheckSchematic。检查完毕后关闭原理图界面。,基于原理图的ISE设计流程-对该设计文件进行综合,行为级综合可以自动将系统直接从行为级描述综合为寄存器传输级描述。行为级综合的输入为系统的行为级描述，输出为寄存器传输级描述的数据通路。行为级综合工具可以让设计者从更加接近系统概念模型的角度来设计系统。同时，行为级综合工具能让设计者对于最终设计电路的面积、性能、功耗以及可测性进行很方便地优化。行为级综合所需要完成的任务从广义上来说可以分为分配、调度以及绑定。,基于原理图的ISE设计流程-对该设计文件进行综合,在ISE的主界面的处理子窗口的synthesis的工具可以完成下面的任务：查看RTL原理图（ViewRTLschematic）查看技术原理图（ViewTechnologySchematic）检查语法（CheckSyntax）产生综合后仿真模型（GeneratePost-SynthesisSimulationModel）。,基于原理图的ISE设计流程-对该设计文件进行综合,控制台界面中给出综合过程的信息,基于原理图的ISE设计流程-对该设计文件进行综合,综合工具在对设计的综合过程中，主要执行以下三个步骤：语法检查过程，检查设计文件语法是否有错误；编译过程，翻译和优化HDL代码，将其转换为综合工具可以识别的元件序列；映射过程，将这些可识别的元件序列转换为可识别的目标技术的基本元件；,基于原理图的ISE设计流程-查看综合后的结果,通过查看综合后的结果，你就会清楚地理解到底什么是综合？综合的本质特征。,基于原理图的ISE设计流程-查看综合后的结果,基于原理图的ISE设计流程-查看综合后的结果,基于原理图的ISE设计流程-查看综合后的结果,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-添加行为仿真测试向量,基于原理图的ISE设计流程-添加行为行为测试向量,基于原理图的ISE设计流程-添加行为行为测试向量,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-对该设计进行行为仿真,基于原理图的ISE设计流程-对该设计进行行为仿真,关闭整个仿真窗口,继续下面的设计,为了将来在硬件上看到灯的变化所反映的计数器的工作状态,需要在top.vhd设计文件,添加分频时钟部分代码,基于原理图的ISE设计流程-添加实现约束文件,基于原理图的ISE设计流程-添加实现约束文件,基于原理图的ISE设计流程-添加实现约束文件,基于原理图的ISE设计流程-添加实现约束文件,逻辑量由开关送入，结果送到8个LED灯上进行显示,基于原理图的ISE设计流程-添加实现约束文件,基于原理图的ISE设计流程-添加实现约束文件,基于原理图的ISE设计流程-添加实现约束文件,基于原理图的ISE设计流程-添加实现约束文件,保存引脚约束,并退出该界面,基于原理图的ISE设计流程-实现设计,基于原理图的ISE设计流程-实现设计,基于原理图的ISE设计流程-查看布局布线后结果,基于原理图的ISE设计流程-查看布局布线后结果,基于原理图的ISE设计流程-查看布局布线后结果,基于原理图的ISE设计流程-查看布局布线后结果,关闭FPGAEditor界面,基于原理图的ISE设计流程-下载设计到FPGA芯片,准备工作:将HEP的USB-JTAG电缆分别和计算机USB接口及EXCD-1目标板上的JTAG7针插口连接;计算机自动安装JTAG驱动程序;给EXCD-1目标板上电;,基于原理图的ISE设计流程-下载设计到FPGA芯片,基于原理图的ISE设计流程-下载设计到FPGA芯片,基于原理图的ISE设计流程-下载设计到FPGA芯片,基于原理图的ISE设计流程-下载设计到FPGA芯片,出现下图的界面，设计者根据设计所保存的目录，查找定位到设计目录，并选择“top.bit”文件，该文件是前面所生成的编程文件。点击“Open”按钮，为FPGA分配该文件。,基于原理图的ISE设计流程-下载设计到FPGA芯片,出现下图所示的对话框，问是否为该FPGA分配SPI或者BPIPROM，点击“No”按钮。这是因为现在使用的是JTAG模式，不使用SPI或BPIPROM存储器配置FPGA。,基于原理图的ISE设计流程-下载设计到FPGA芯片,出现下图所示的对话框，点击“Ok”按钮。,基于原理图的ISE设计流程-下载设计到FPGA芯片,图8.22进度条界面,图8.23编程成功提示,基于原理图的ISE设计流程-下载设计到FPGA芯片