基于FPGA多功能数字钟的设计.ppt_第1页
基于FPGA多功能数字钟的设计.ppt_第2页
基于FPGA多功能数字钟的设计.ppt_第3页
基于FPGA多功能数字钟的设计.ppt_第4页
基于FPGA多功能数字钟的设计.ppt_第5页
已阅读5页，还剩7页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电子实习2,基于FPGA多功能数字钟的设计,一、数字钟的功能要求,用FPGA器件和EDA技术实现多功能数字钟的设计,二、系统的组成框图,数字钟电路系统由主体电路和扩展电路两部分构成，本次实习中，同学必须完成主体部分电路的功能才能合格，扩展电路的功能可自行设计完成。,控制按键用来选择是正常计数还是调整时间并决定调整时、分、秒；置数按键按下时，表示相应的调整块要加一；基准时钟是1HZ；计数器是对1HZ的频率计数；动态显示模块是对计数器的计数进行译码，送到数码管进行显示。,此电子钟分两种工作状态：1、正常计时的状态；2、设置时间的状态。,三、单元电路设计,1、分频模块设计,系统需要1Hz的频率来驱动计时器，而实验箱上可提供多种不同的频率，如系统时钟20MHz和SW7提供的可选择频率，请根据需要自行选择频率，并进行分频，形成1Hz频率。,晶体震荡器U7提供40M时钟脉冲，通过EPM3064分频为0.1Hz,1Hz，10Hz，100Hz，1K，10K，100K，1M，10M，40M。十组时钟信号，由指拨旋转开关SW7（GCLK1）选择输出频率,2、计时功能模块,计时模块需对时、分、秒进行计数，其中小时位为24进制，分钟和秒钟位为60进制。可以用一段程序对时、分、秒进行连续计数，也可以对时、分、秒的高位和低位分别计数。注意，如果采用连续计数方式，因为每位显示时有高位和低位之分，所以需将十进制数据用BCD码进行转换后，才能输出到七段数码管上显示。,3、状态转换功能模块,该模块实现电路各状态之间的转换功能，若仅完成基本功能，系统应包含4个状态，分别为正常计时、对秒位进行设置、对分位进行设置和对小时位进行设置。若完成扩展功能，还可增加其他状态。这部分可以用脉冲键输入进行切换，也可以用拨动开关进行切换。根据所选择的切换方式，自行编写程序。,4、校时功能模块,此模块主要在状态切换到设置时，可以将时、分、秒位设置成需要的数值，此功能可以由脉冲键输入完成。,5、译码功能模块,此模块功能将计数器产生的数值，通过编译，形成对应七段数码管显示格式的编码。七段数码管的a-g对应实验箱上的主要引脚为O50-O56。,6、LED显示模块,本模块使用实验箱上的8个数码管进行显示，为动态显示法，需采用扫描的方式进行显示。此方法对于扫描频率有一定的要求，在设计时需考虑采用那个频率作为扫描信号。8个数码管的扫描信号对应实验箱上的引脚为SO58-SO65。,四、系统仿真,将每个模块编译成功后，进行仿真测试，若仿真结果符合设计要求，再配置输入输出引脚，若不符合，请返回修改程序，直至仿真结果合格。将仿真结果截图，记录至设计报告中。,
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论