定点原码两位乘法器的设计

课课 程程 设设 计计 报报 告告 课程设计名称：计算机组成原理课程设计计算机组成原理课程设计 课程设计题目：定点原码两位乘法器的设计定点原码两位乘法器的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期： 目目 录录 沈阳航空工业学院沈阳航空工业学院.I 第第 1 章章 总体设计方案总体设计方案.1 1.1 设计原理 .1 1.2 设计思路 .3 1.3 设计环境 .4 第第 2 章章 功能模块的设计与实现功能模块的设计与实现.5 2.1 顶层电路的设计与实现 .5 2.1.1 创建顶层图形设计文件.5 2.1.2 器件的选择与引脚锁定.5 2.2 基本功能模块的组成及工作原理 .7 2.2.1 被乘数模块的组成及工作原理.7 2.2.2 乘数模块的组成及工作原理.9 2.2.3 选择模块的组成及工作原理.10 2.2.4 移位模块的组成及工作原理.11 2.3 仿真调试 .13 第第 3 章章 编程下载与硬件测试编程下载与硬件测试.14 3.1 编程下载 .14 3.2 硬件测试及结果分析 .14 参考文献参考文献.16 附附 录（电路原理图）录（电路原理图）.17 第 1 章 总体设计方案 1.1 设计原理设计原理 定点原码两位乘与定点原码一位乘一样，符号位的运算和数值部分是分开进行的， 但为了提高运算速度，所以采用了原码两位乘，因为原码两位乘是用乘数的末两 位的状态来决定新的部分积如何形成，可提高运算速度。 乘数和被乘数都用原码表示。 两位乘数有四种可能的组合，每种组合对应与以下操作： 00相当与 0*X。部分积+0，右移两位； 01相当与 1*X。部分积+X，右移两位； 10相当与 2*X。部分积+2X，右移两位； 11相当与 3*X。部分积+3X，右移两位。 与一位乘法比较，多出了+2X 和 3X 两种情况。把 X 左移 1 位即得到 2X，在 机器内通常采用左斜送一位来实现。可是+3X 一般不能一次完成，如分成两次进 行，又降低了计算速度。解决问题的办法是：以（4X-X）来代替 3X 运算，在本 次运算中只执行-X，而+4X 则归并到下一步执行，此时部分积以右移了两位，上 一步欠下的+4X 已变成+X，在实际线路中要用一个触发器 C 来记录是否欠下 +4X，若是，则 C 变为 1。因此实际操作用 Yi-1 ，Yi ，C 三位来控制，运算 规则如下所示： 组合值 Yi-1 Yi C 操作 C 值变化 0 0 0 0 部分积0；右移两位 C=0 1 0 0 1 部分积x；右移两位 C=0 1 0 1 0 部分积x；右移两位 C=0 2 0 1 1 部分积2x；右移两位 C=0 2 1 0 0 部分积2x；右移两位 C=0 3 1 0 1 部分积x；右移两位 C=1 3 1 1 0 部分积x；右移两位 C=1 4 1 1 1 部分积0；右移两位 C=1 定点原码两位乘法器实现的功能应如下面例子所示，设计的电路应实现下面 例子给定的功能。 用原码两位乘方法求 X*Y，已知 X=0.101100，Y=0.111001。 、 - -x x 补补= =1 11 1. .0 01 10 01 10 00 02 2x x= =0 01 1. .0 01 11 10 00 00 0 部部分分积积乘乘数数附附加加位位说说明明 0 00 0. .0 00 00 00 00 00 01 11 11 10 00 01 10 0 组组合合值值为为1 1，部部分分积积+ +x x, ,c c= =0 0 0 00 0. .1 10 01 11 10 00 0 0 0 + + 0 00 0. .1 10 01 11 10 00 0 0 00 0 1 11 11 10 00 0 右右移移2 2位位 0 0 组组合合值值为为2 2，+ +2 2x x，c c= =0 0 + + 组组合合值值为为3 3，+ + - -x x 补补，c c= =1 1 + + 1 1 右右移移2 2位位 1 1 c c= =1 1, ,+ +x x 1 11 11 10 00 01 1 0 00 0. .0 00 01 10 01 11 1 0 01 1. .0 01 11 10 00 00 0 0 00 0 1 11 11 10 00 01 1. .1 10 00 00 01 11 1 右右移移2 2位位 0 00 0. .0 01 11 10 00 00 01 11 10 00 0 1 11 10 0 1 11 1. .0 01 10 01 10 00 0 1 11 1. .1 10 01 11 10 00 01 11 10 00 0 1 11 1 0 00 0. .1 10 01 11 10 00 0+ + 0 00 0. .1 10 00 01 11 11 1 1 11 1. .1 11 11 10 01 11 1 0 00 01 11 10 00 0 0 00 01 11 10 00 0 结结果果的的符符号号位位= =x x0 0异异或或y y0 0，即即x xy y= =0 0. .1 10 00 01 11 11 10 00 01 11 10 00 0 实现定点原码两位乘法的逻辑电路框图如 1.1 所示. 部分积 0X2X-X 被乘数 乘数 选择器 ALU 加法器 移位电路 控 制 电 路 最低两位移出 图图 1.1 定点原码两位乘法器逻辑电路框图定点原码两位乘法器逻辑电路框图 1.2 设计思路设计思路 我所设计的定点原码两位乘法器是用一个乘数模块，一个被乘数模块和部分 积模块以及移位电路和选择器构成。 定点原码两位乘法器顶层的乘法器采用原理图设计输入方式，原码两位乘的 整体设计包含一个乘数模块，一个被乘数模块和部分积模块以及移位电路和选择 器作为底层设计，采用 Verilog 设计输入方式。 采用硬件描述语言进行电路设计并实现给定的功能，设计的 Verilog 程序经 编译、调试后形成*.bit 文件并下载到 XCV200 可编程逻辑芯片中，经硬件测试验 证设计的正确性。 1.3 设计环境设计环境 硬件环境：伟福 COP2000 型计算机组成原理实验仪、XCV200 实验板、微 机； EDA 环境： Xilinx Foundation F3.1 设计软件。 第 2 章 功能模块的设计与实现 2.1 顶层电路的设计与实现顶层电路的设计与实现 顶层方案图实现原码两位乘法器的逻辑功能，采用原理图设计输入方式完成， 电路实现基于 XCV200 可编程逻辑芯片。在完成原理图的功能设计后，把输入/输 出信号安排到 XCV200 指定的引脚上去，实现芯片的引脚锁定。 2.1.1 创建顶层图形设计文件创建顶层图形设计文件 顶层图形文件主要由一个乘数模块，一个被乘数模块和部分积模块以及选择 器模块和移位电路模块封装而成的一个完整的设计实体，输入和输出组成。 可利用 Xilinx Foundation F3.1 设计软件软件实现顶层图形文件的设计两位乘 法器的顶层图形如图 2.1 所示，INTA 为乘数输入端，INTB 为被乘数输入端， CLK 为脉冲输入端，OUTC 为两数积高位输出端，OUTD 为两数积低位输出端。 图图 2.1 定点原码两位器顶层图形文件定点原码两位器顶层图形文件 2.1.2 器件的选择与引脚锁定器件的选择与引脚锁定 （1）器件的选择）器件的选择 由于硬件设计环境是基于伟福 COP2000 型计算机组成原理实验仪和 XCV200 实验板，故采用的目标芯片为 Xlinx XCV200 可编程逻辑芯片。 （2）引脚锁定）引脚锁定 把顶层图形文件中的输入/输出信号安排到 Xlinx XCV200 芯片指定的引脚上 去，实现芯片的引脚锁定，各信号及 Xlinx XCV200 芯片引脚对应关系。 图形文件中的输入图形文件中的输入/输出输出 信号信号 XCV200 芯片引脚芯片引脚 INTA94，95，96，97，100，101，10 2，103 INTB79，80，81，82，84，85，86， 87 CLK213 OUTC224，228，229，230，231，232 ，234，235 OUTD215，216，217，218，220，221 ，222，223 2.2 基本功能模块的组成及工作原理基本功能模块的组成及工作原理 定点原码两位乘法器是由一个乘数模块，一个被乘数模块和部分积模块以及 选择器模块和移位电路模块为基础而实现的，设计时被乘数模块，部分积模块以 及选择器模块用图形设计输入方式实现，移位电路模块采用 Verilog 语言设计方 式实现。 2.2.1 被乘数模块的组成及工作原理被乘数模块的组成及工作原理 （1）被乘数模块的组成）被乘数模块的组成 被乘数模块由 4 个寄存器，1 个移位寄存器，1 个加法器等组成。 （2）被乘数模块的工作原理）被乘数模块的工作原理 被乘数模块主要的功能是实现把 X 转换成 0，X，2X 以及-X 然后再由选择 器模块选择出那一个送到加法器里。对 2X 的实现才用移位寄存器来实现，用其 左移的功能将 X 左移一位得到 2X，-X 用加法器和寄存器得到，采用取反加一的 办法实现。 （3）被乘模块内部结构）被乘模块内部结构 2.2.2 乘数模块的组成及工作原理乘数模块的组成及工作原理 （1）乘数模块的组成）乘数模块的组成 乘数模块由寄存器和移位电路组成。 （2）乘数模块的工作原理）乘数模块的工作原理 乘数模块主要功能是右移两位将乘数最低两位移出，所移出的两位去控制被 乘数模块去选择向加法器所送的数，移位由一个移位电路实现右移两位，在移位 的同时乘数本身右移两位。 （3）乘数模块内部结构）乘数模块内部结构 2.2.3 选择模块的组成及工作原理选择模块的组成及工作原理 （1）选择模块的组成）选择模块的组成 选择模块由 8 个 4 选 1 的选择器组成，8 个 4 路选择器分别去选择由被乘数 模块转换完的 0，X，2X，-X，由 8 个 4 路选择器分别表示 8 位，再组合成一个 数输出。 （2）选择模块的工作原理）选择模块的工作原理 选择模块的控制信号来自于乘数所移出的两位，然后选择被乘数的 0，X，2X，-X 其中一个输出，其主要工作原理就是 8 个 4 选 1 的选择器。 4 选一数据选择器逻辑输出表达式为： F=（S0S1D0+S0S1D1+S0S1D2+S0S1D3）E 它的功能表为： 地址使能端输入输出 S0S1EDF * *1*0 0 00D0-D3D0 0 10D0-D3D1 1 00D0-D3D2 1 10D0-D3D3 从表上我们可以看出当使能端 E 为“1”时输出为“0”即禁止，只有当使能端为“0” 时选择器才有效 （3）选择模块的内部结构）选择模块的内部结构 2.2.4 移位模块的组成及工作原理移位模块的组成及工作原理 （1）创建）创建 Verilog 源文件源文件 module BFI (D, CLK, CLR, CE, LOAD, Q, Y1, Y0) ; input 7:0 D ; input CLK ; input CLR ; input CE ; input LOAD ; output 7:0 Q ; reg 7:0 Q ; output Y1 ; reg Y1 ; output Y0 ; reg Y0 ; always(posedge CLK or negedge CLR) begin if(!CLR) Q=0; else if(LOAD) Q=D; else begin Y1=D1; Y02; end end endmodule （2）创建元件图形符号）创建元件图形符号 为了能在图形编辑器中调用此元件，需要建立 D7：0， CLK, CLR, CE, LOAD 输入端, Q, Y1, Y0 输出端，可用 Xilinx 编译器的 Create Symbol 模块实现。 2.3 仿真调试仿真调试 仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功 能仿真方法对设计的电路进行仿真。 （1）建立仿真波形文件及仿真信号选择）建立仿真波形文件及仿真信号选择 功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设 置参数，选定的仿真信号和设置的参数.。 （2）部分功能仿真结果与分析）部分功能仿真结果与分析 被乘数模块功能仿真波形结果如图 2.2 所示，可以看出功能仿真结果是正确 的，进而说明电路设计的正确性。 图图 2.2 被乘数功能仿真波形结果被乘数功能仿真波形结果 移位电路模块功能仿真波形结果如图 2.3 所示 图图 2.3 移位电路功能仿真波形结果移位电路功能仿真波形结果 第 3 章 编程下载与硬件测试 3.1 编程下载编程下载 利用 Xilinx foundation f3.的编程下载功能，将得到的*.bin 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。 3.2 硬件测试及结果分析硬件测试及结果分析 利用 XCV200 实验板进行硬件功能测试。原码两位乘发器的输入数据通过 XCV200 实验板的输入开关实现，输出数据通过 XCV200 实验板的 LED 数码管实 现. 原码两位乘法器的输入数据通过 XCV200 实验板的输入开关实现，输出数据 通过 XCV200 实验板的 LED 数码管实现，其对应关系如表 3.1 所示 表表 3.1 XCV200 实验板信号对应关系实验板信号对应关系 由表 3.1 和图 3.1 比较可以看出硬件测试结果是正确的，说明电路设计完全 正确。其硬件测试最后结果如图 3.1 所示： XCV200 芯片引脚信号芯片引脚信号XCV200 实验板实验板相关信号相关信号 INTAK000111001 INTBK100101100 CLKCLOCK OUTCS100100111 OUTDS000001011 图图 3.1 硬件测试硬件测试 参考文献 1 曹昕燕. EDA 技术实验与课程设计M.北京：清华大学出版社，2006 2 范延滨.微型计算机系统原理、接口与 EDA