第6章+微型计算机中的存储器.ppt

第6章微机的存储器、存储器概要RAMROM存储器的接口技术高速缓存、第6.1存储器概要、性能指标存储器的功能相当于计算机各部分的“信息交换中心”和“数据仓库”。 因此，内存的“速度”和“容量”成为计算机系统性能的重要指标，是推动内存发展的两个主要因素。 1、存储容量：存储器芯片可存储的二进制信息量。 存储容量=单元数据的位数的字符长度通常以KB(210B )、MB(220B )、GB(230B )、TB(240B )为单位。 2、访问速度：按访问时间、访问周期测量。 访问时间TA:CPU进行一次内存访问所需的时间。 存取周期TAC :存取记忆体所需的最小间隔时间。 3、功耗：各存储单元消耗的功率。 维持功耗：在未选择芯片的情况下，工作为维持方式，输出端处于高电阻状态，功耗降低。 工作功率：正常工作时的功耗。 w/单元4、可靠性：在无平均故障的时间内测量。 106108小时(按存储原理)；2、按半导体存储器、半导体存储器、磁介质存储器(外置)、光存储器、双极型：访问速度快但集成度低、功耗大、成本高、一般用于大型计算机或高速微机的MOS型、 掩模ROM一次可编程PROM紫外线可擦除EPROM电可擦除E2PROM可编程只读存储器FLASH、读写存储器RAM、只读存储器ROM、(按读写功能)、(按设备原理)、静态SRAM、动态DRAM :集成度非易失性NVRAM:由SRAM和E2PROM构成。 集成IRAM :将刷新电路集成到DRAM中，在速度快、集成速度低、功耗高、速度要求高、容量小的情况下通常使用。 各个存储介质，6.2随机存取存储器，6.2.1SRAM，基本存储电路，行选择线，T1和T2构成触发器，保存数据。 T3和T4是负荷管。 如果a点是数据d，则b点是数据/D。 此外，当行选择线有效(高电平)时，a、b处的数据信息通过栅极控制部T5和T6而被发送至c、d点。 当列选择线是有效的(高电平)时，通过栅极控制器T7和T8将c和d的数据信息传送到芯片的数据引脚I/O。 另外，基本存储电路的简化图可构成能够存储位信息、使用同一选择线的多个基本存储器单元，每次能够存储或读出8位信息、使用多个芯片扩展存储器(存储体)， n-为了减少体积，芯片内部通常采用矩阵结构，2、采用SRAM的典型芯片的存储容量为8K828根管脚： 13根地址线A12A08根数据线D7D0芯片选择CS1、CS2读写WE、OE、功能表10，WE，高电阻输出输入，01，100，未被选择的读取动作写入动作，D7D0，OE，CS1，动作模式，6264功能表，返回，6.2.2DRAM，基本存储电路， 存储数据a在电容有电荷时表示逻辑1 .行选择线有效时，数据通过T1传送到b列选择线有效时，数据通过T2传送到芯片的数据引脚I/O .为了防止存储电容c的放电和漏电引起的数据丢失，定期进行刷新(每次刷新一行。 )集成度高，但速度慢，价格低，一般用于主记忆。此外，DRAM的基本存储电路具备单一的场效应晶体管和在其极间电容上具备读出再生放大电路而每次进行刷新时，对同时刷新1行的存储单元的每个基本存储单元存储1位二进制数的多个基本存储单元构成矩阵DRAM 为了存储1位各存储单元， 构成1字节存储单元的8个存储芯片每1字节的存储单元需要具有地址的存储电容为64K116根管脚： 8根地址线A7A01根数据输入线DIN1根数据输出线DOUT行地址门RAS列地址门CAS读写控制DRAM芯片2164、2、DRAM的典型芯片、 说明：存储地址分2次进行行地址选通信号RAS有效，需要开始行地址的传送的RAS接着芯片选择信号的列地址选通信号CAS有效，传送列地址读写信号WE的读/写有效数据从DOUT端子输出或者从DIN端子输入，通过“仅行地址有效”方法，行地址选通RAS有效，转送行地址列地址选通CAS无效， 在没有执行128次刷新的数据输入输出的存储系统中，相当于在列地址芯片内部没有实现1行存储单元的刷新，所有芯片同时进行刷新的DRAM必须每隔一定时间进行刷新： DRAM芯片的刷新，刷新方式集中刷新：在2ms的时间内集中刷新，在此期间内存不能读写，这个时间称为死区时间。 分布式刷新：每隔几毫秒刷新一次。 (需要设置刷新和读/写选择电路，冲突时读/写周期的时间会增加)异步刷新：在每个命令周期，以CPU不进行访问操作的时间进行刷新。 6.3只读存储器ROM、6.3.1掩模型ROM信息是在芯片中制作的，所以不能变更：，地址门1，D3D2D1D0，掩模ROM根据MOS管是否桥接决定0，1，桥接的情况下6.3.2可编程ROM允许一次编程，此后不能变更。 PROM根据存储单元的保险丝是否熔断来决定信息0、1，保险丝熔断时与位信息0对应，未熔断时与位信息1对应。 6.3.3可擦除可编程ROM，一、基本存储电路用紫外光擦除，擦除后可编程用户可多次擦除和编程。 此外，程序在向浮置栅极注入电荷的过程中，此时浮置栅极导通，当使该位导通时读出0，如果没有注入电荷的浮置栅极截止，则读出1。 紫外线照射30分钟后，电荷就不形成光电流，恢复到原来的状态1。 二、典型EPROM芯片、2764、功能表、存储电容8K828管脚： 13条地址线A12A08条数据线D7D0芯片选择CE编程脉冲PGM读写OE编程电压VPP、高电阻，21V、1，编程编程检查，21V，负脉冲，1，0，编程，输出代码5V，1，12 v，0，0，Intel标志，高电阻，5V，1，维持，高电阻，5V，1，1，0，0，禁止读出，输出，5V，1，0，0，读出，DO7DO0，VPP，A9，PGM，OE 使用、，2764功能表，返回，6.3.4电可擦除可编程ROM，电源接通方法在线进行字节单位的擦除和编程，可以多次改写。 内置编程所需的高压脉冲发生电路，可在线写入，但写入时间长。 存储容量为8K828管脚： 13条地址线A12A08条数据线I/O7I/O0芯片选择CE为OE、WE、功能表、 EEPROM28C64A的功能包括返回，6.4.1存储器和CPU之间的连接需要考虑的问题1由于CPU总线的负载能力CPU是设计时一般的输出线直流负载能力是5个TTL负载或10个CMOS负载，当前存储器都是CMOS电路，直流负载小且主要的负载是电容负载，因此， 在小型系统中，CPU可以直接连接到存储器，但在大型系统中，考虑到CPU是否工作，根据需要添加缓冲器，从缓冲器的输出增加负荷。 在存在2个存储器的地址分配和片选择多个存储器的情况下，如何选择片选择信号。 3CPU和存储器定时匹配的问题CPU的访问时间必须大于要使用的外部存储器的最大访问时间。4控制信号的连接通过IO/M、RD、WR等5地址解码方式线选择解码部分解码全部解码、6.4存储器的扩展、1、位扩展(仅位长度大，存储体的字数与存储器芯片的字数一致)、64K1bit的芯片扩展实现64KB存储器模块中所有芯片的地址线和控制线连接在一起以形成模块的总地址线和控制线，并且各芯片中的数据线并行(位线扩展)以形成模块的总数据线(8比特宽度)。 的双曲馀弦值。 另外，6.4.2存储器的扩展技术(将系统设为8088最小模式)、二、字扩展(仅增大字长，存储体的位数与存储器芯片的位数一致)、8K8bit的2764芯片扩展实现16KB存储器，进行字扩展时，模块中的所有芯片控制线和数据线相互连接以形成整个模块的低地址线、控制线和数据线，并且解码CPU的高地址线(扩展后的字线)以形成各芯片内的行选择线个芯片内的行选择线。 本例采用全解码方式。 三、字位同时扩展，16 k 4位芯片扩展提供32KB的内存，首先扩展芯片组以实现字节地址，然后设计芯片组的芯片组进行字扩展以满足容量要求，在本例中为部分，16k4，16k 4，A0A13，RDWR，D0D3，D4D7，A15，A14，16k 4，M/IO，GBA，G1G2AY0G2BCY1BA，6 ，D0D7，D8D15，A0A1