归纳利用QuartusⅡ进行VHDL文本输入设计的流程从文件输入一直到Signal.ppt

,SignalTap逻辑分析仪的使用,SignalTap逻辑分析仪支持的器件有很多系列，主要包括Stratix、StratixII、StratixGX、Cyclone、Cyclone、APEX及APEX等系列的FPGA器件。,在设计中建立SignalTap逻辑分析仪有两种方法：第一种方法是建立一个SignalTap文件(stp)，然后定义STP文件的详细内容；第二种方法是用MegaWizardPlug-InManager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。,SignalTap逻辑分析仪的使用,设计中建立SignalTap逻辑分析仪,SignalTap逻辑分析仪的使用,图给出了用这两种方法建立和使用SignalTap逻辑分析仪的过程,1创建STP文件Quartus软件的STP文件包括SignalTap逻辑分析仪设置部分和捕获数据的查看、分析部分。创建一个STP文件的步骤可按下面的方法来操作：在Quartus软件中，通过选择“File”|“New”命令，弹出新建文件对话框。在弹出的新建文件对话框中，选择“OtherFiles”标签页，从中选择“SignalTapFile”如图4所示。再单击“OK”按钮确定，便建立了一个新的SignalTap窗口，如图5所示。上面的操作我们也可以通过选择“Tools”|“SignalTapLogicAnalyzer”命令完成，而且这种方法也可用来打开一个已经存在的STP文件。,SignalTap逻辑分析仪的使用,SignalTap逻辑分析仪的使用,4新建一个“SignalTap”文件,SignalTap逻辑分析仪的使用,图3-55“SignalTap”窗口,SignalTap逻辑分析仪的使用,2设置数据采集时钟在使用Quartus软件的SignalTap逻辑分析仪进行数据采集之前，首先应该设置数据采集时钟。数据采集时钟一般是在上升沿处采集数据。我们可以使用设计中的任意信号作为数据采集时钟，但Altera公司一般建议使用全局时钟，而不要使用门控时钟。使用门控时钟作为数据采集时钟，有时不能准确反映设计的不同期望数据状态。Quartus时序分析结果给出设计的最大数据采集时钟频率。,SignalTap逻辑分析仪的使用,设置SignalTap数据采集时钟的步骤主要由以下几步组成：在图5所示的SignalTap逻辑分析仪窗口先选择“Setup”标签页。再单击“Clock”栏后面的“BrowseNodeFinder”按钮，然后打开NodeFinder对话框。在“NodeFinder”对话框中，从“Filter”列表中选择“SignalTap:pre-synthesis”(综合前)。在“Named”框中，输入数据采样时钟的信号名称；或者通过单击“List”按钮，在“NodesFound”列表中选择一个时钟信号作为数据采集时钟的信号。,SignalTap逻辑分析仪的使用,再单击“OK”按钮确定相关设置。在图3-55所示的“SignalTap”窗口中，“Clock”栏中显示为采样时钟的信号。如果我们在SignalTap窗口中没有分配采集时钟，则Quartus软件会自动建立一个默认名为auto_stp_extemal_clk时钟引脚。在实际工程设计中我们必须为这个引脚单独分配一个器件引脚，在我们设计的印制电路板上必须有一个外部时钟信号驱动该引脚。,SignalTap逻辑分析仪的使用,3STP文件中分配信号在STP文件中，Quartus软件可以分配两种类型的信号：Pre-synthesis：该信号在对设计进行Analysis&Elaboration操作以后存在，这些信号表示寄存器传输级(RTL)信号。在SignalTap中要分配Pre-synthesis信号，我们应通过选择“Processing”“StartAnalysis&Elaboration”命令。对逻辑分析仪设计进行修改以后，如果要在物理综合之前快速添加一个新的节点名，使用这项操作特别实用。Post-fitting：该信号是在对工程设计进行物理综合优化以及布局、布线操作后才存在。,SignalTap逻辑分析仪的使用,4分配数据信号首先完成工程设计的Analysis&Elaboration或Analysis&Synthesis后，或者工程全编译之后。在SignalTap逻辑分析仪窗口，通过单击Setup标签页。在STP窗口的“Setup”标签页中双击鼠标左键，弹出“NodeFinder”对话框。在“NodeFinder”对话框中的“Filter”列表中选择SignalTap:Pre-synthesis或者SignalTap:post-fitting方式。,SignalTap逻辑分析仪的使用,在“Named”框中可以输入节点名、部分节点名或者通配符，还可以单击“List”按钮查找节点。在“NodesFound”列表中选择要加入STP文件中的节点或者总线。通过单击“”按钮将选择的节点或总线移动到“SelectedNodes”列表中。最后单击“OK”按钮，将选择的节点或者总线添加到STP文件，如图6所示。,SignalTap逻辑分析仪的使用,6分配数据信号,SignalTap逻辑分析仪的使用,5设置逻辑分析仪触发方式逻辑分析仪触发控制包括设置触发类型和触发级数。Basic触发类型如果SignalTap触发类型选择Basic，在STP文件中我们必须为每个信号设置一种触发模式(TriggerPattern)。SignalTap逻辑分析仪中的触发模式包括：DontCare(无关项触发)，Low(低电平触发)，High(高电平触发)，FallingEdge(下降沿触发)，RisingEdge(上升沿触发)以及EitherEdge(双沿触发)。当选定触发级数的所有信号的“逻辑与”结果为TRUE时，SignalTap逻辑分析仪才开始捕捉数据，如图7所示。,SignalTap逻辑分析仪的使用,7设置触发模式,SignalTap逻辑分析仪的使用,Advanced触发类型如果SignalTap触发类型选择Advanced，则我们必须为逻辑分析仪建立触发条件表达式。一个SignalTap逻辑分析仪最关键的因素就是它的触发能力。如果不能很好地为数据捕获建立相应的触发条件，逻辑分析仪就可能无法帮助我们调试FPGA程序设计。在SignalTap逻辑分析仪中，使用如图8所示的高级触发条件编辑器(AdvancedTriggerConditionEditor)，我们可以在简单的图形界面中建立非常复杂的触发条件。我们只需要将运算符通过鼠标拖动到触发条件编辑器窗口中，即可方便建立复杂的触发条件。,SignalTap逻辑分析仪的使用,图8高级触发条件编辑器,SignalTap逻辑分析仪的使用,触发级数选择Quartus软件的SignalTap逻辑分析仪的多级触发特性，可以设置更精确的触发条件功能。在多级触发中，SignalTap逻辑分析仪首先对第一级模式进行触发；当第一级触发表达式满足条件，测试结果为“真”时，然后SignalTap逻辑分析仪对第二级触发表达式进行测试；依次类推，直到所有级的触发都完成测试，并且最后一级触发条件测试结果乃为“真”时，SignalTap逻辑分析仪开始捕获相关信号状态，在图5的SignalTap窗口的触发级数选择列表中选择触发级数，SignalTap逻辑分析仪最大可以选择的触发级数为10级。,SignalTap逻辑分析仪的使用,6指定采样深度及触发位置在触发事件开始之前，我们可以指定要观测数据的采样深度，即数据存储深度，以及触发事件发生前后的采样点数。在Quartus软件的STP文件窗口的“Data”栏中，在“Sampledepth”列表中可以选择逻辑分析仪的采样深度；在“Bufferacquisitionmode”栏中，在“Circular”列表中可以选择触发之前的数据和触发之后的数据之间的比例。,SignalTap逻辑分析仪的使用,7编译SignalTap逻辑分析仪的设计设置好STP。文件以后，在使用SignatTap逻辑分析仪之前，必须编译Quartus设计工程。首次建立STP文件需要先保存该文件，Quartus软件会自动将STP文件加入工程中，当然我们也可以采用下面的步骤手动添加STP文件：,SignalTap逻辑分析仪的使用,通过选择“Assignments”|“Settings”命令，弹出“Settings”对话框。在弹出“Settings”对话框的“Category”列表中选择“SignalTapLogicAnalyzer”。再在“SignalTapLogicAnalyzer”页中，选中“EnableSignalTapLogicAnalyzer”选项。然后在“SignalTapFileName”栏中输入STP文件名。单击“OK”按钮确认。最后通过选择“Processing”|“StartCompilation”命令开始编译SignalTap逻辑分析仪。,SignalTap逻辑分析仪的使用,2.利用MegaWizardPlug-InManager建立SignalTapII逻辑分析仪使用MegaWizardPlug-InManager建立SignalTap逻辑分析仪时，不需要建立STP文件。MegaWizardPlug-InManager生成一个可以在设计中实例化的HDL文件。,SignalTap逻辑分析仪的使用,1SignalTap逻辑分析仪的HDL描述的建立在Quartus软件中，我们通过执行SignalTap兆函数(Megafunction)可以很容易地使用MegaWizardPlug-InManager建立SignalTap逻辑分析仪。具体步骤如下：(1)在Quargus软件中通过选择“Tools”|“MegaWizardPlug-InManager”命令，启动兆函数。(2)再在弹出的“MegaWizardPlug-InManager”对话框中选择“Createanewcustommegafunctionvariation”项。(3)然后单击“Next”按钮。(4)在弹出的对话框中选择“SignalTapLogicAnalyzer”，并且选择要输出的文件类型(AHDL、VHDL、VerilogHDL)，输入SignalTap兆函数名，如图9所示。,SignalTap逻辑分析仪的使用,图9建立SignalTap逻辑分析仪,SignalTap逻辑分析仪的使用,(5)再单击“Next”按钮，进入下一步。(6)在弹出的下一个对话框中，需要指定逻辑分析仪的采样深度、存储器类型、数据输入端口宽度、触发输入端口宽度以及触发级数，如图10所示。,图10设置逻辑分析仪参数,SignalTap逻辑分析仪的使用,(7)再单击“Next”按钮，进入下一步。(8)通过选择Basic或Advanced，设置每一级触发选项，如图11所示。,图11设置每一段触发选项,(9)最后单击“Finish”按钮，完成建立SignalTap逻辑分析仪的HDL描述过程。如果在第(8)步中选择了“Advanced”，将弹出如图8所示的高级触发条件编辑界面。2SignalTap兆函数端口表3-3给出了SignalTap兆函数端口的说明。表3-3SignalTap兆函数端口的说明,SignalTap逻辑分析仪的使用,SignalTap逻辑分析仪的使用,3在设计文件中实例化SignalTap逻辑分析仪在实际工程设计中实例化SignalTap逻辑分析仪的过程与实例化其他VHDL或VerilogHDL兆函数相同。在设计中实例化SignalTap文件以后，是为了在目标FPGA器件中配置逻辑分析仪，必须重新编译Quartus工程文件。,SignalTap逻辑分析仪的使用,3SignaITap逻辑分析仪的器件编程在Quartus软件完成SignalTap逻辑分析仪并编译完成以后，打开STP文件，接下来是完成SignalTap逻辑分析仪器件编程。具体步骤如下：(1)在STP文件中，在JTAGChain设置部分选择SignalTap逻辑分析仪的SRAM对象文件(sof)。(2)再单击“ScanChain”按钮，检测器件。(3)在Device列表中选择目标器件。(4)单击“ProgramDevice”图标进行器件编程下载，如图12所示。,SignalTap逻辑分析仪的使用,图12SignalTap逻辑分析仪编程,SignalTap逻辑分析仪的使用,4查看SignalTaP采样数据在SignalTap窗口中，选择RunAnalysis或AutoRunAnalysis，启动SignalTap逻辑分析仪。当设置的触发条件满足时，SignalTap逻辑分析仪开始捕获数据。在Quartus软件的SignalTap工具条上有四个执行逻辑分析仪选项，如图12左上角所示。,SignalTap逻辑分析仪的使用,RunAnalysis：单步运行SignalTap逻辑分析仪。即执行该命令后，SignalTap逻辑分析等待触发事件，当触发事件一旦发生便开始采集数据，然后停止。AutuRunAnalysis：执行该命令后，SignalTap逻辑分析仪连续捕获数据，直到用户按下Stop