半导体器件物理-MOSFET3ppt课件

2020/6/3,.,1,西安电子科技大学XIDIDIANUNIVERSITY第四章MOS场效应晶体管非理想效应,场效应器件物理,2020/6/3,.,4.3MOSFET亚阈值电流:定义,亚阈值电流,理想MOSFET：ID=0实际MOSFET：存在亚阈值电流Idsub亚阈区，VGS稍小于VT，表面势：半导体表面处于弱反型区弱反型沟道，形成亚阈值电流IDsubIDsub形成机制？,2020/6/3,.,4.3MOSFET亚阈值电流:形成机制,n沟道MOSFET,堆积状态：势垒很高电子无法跃过无法形成表面电流弱反型状态：势垒较低电子有一定几率越过势垒形成亚阈值电流强反型状态：势垒极低大量电子越过势垒形成沟道电流,衬底0势能参考点,2020/6/3,.,4.3MOSFET亚阈值电流:对器件的影响,亚阈电流表达式:ID与VGS有关，且随VGS指数增加，若VDS4（kT/e），最后括号部分将近似等于1，IDsub近似与VDS无关,半对数坐标中亚阈电流与VGS之间呈现直线,2020/6/3,.,4.3MOSFET亚阈值电流:对器件的影响,亚阈值摆幅S（Subthresholdswing）：漏电流减小一个数量级所需的栅压变化量，S=dVGS/d(lgIDsub)S也是半对数亚阈特性曲线斜率的倒数两点法求斜率：(VGS=VT,Ion)，(VGS0,10-10(Ioff)）k=(lgIon-lgIoff)/(VTVGS0),S=1/kS小好？大好？Ion变为Ioff，器件关断k越大（S越小），VGS的降低能快速关断器件S是量化MOS管如何随栅压快速关断的参数亚阈值摆幅S影响因素S(Cox+Cdep+Cit)/Cox；Cit:界面陷阱电容减薄栅氧厚度（Cox增大）、降低衬底掺杂（Cdep减小）、减小表面陷阱密度（Cit减小）,2020/6/3,.,4.3MOSFET亚阈值电流:对器件的影响,开关特性变差：VGS略低于VT时，理论上器件关闭由于存在亚阈电流，器件无法正常关闭。静态功耗增加：CMOS电路，总有MOS管处于截止态，若VGS只是稍低于VT，理论器件截止，静态功耗为0。但IDsub存在，静态功耗增大。IDsub只有纳安到微安量级。但大规模IC中包含有上千万甚至数亿个器件，总的IDsub可能达到数个安培.减小IDsub影响的措施增大COX，减小亚阈值摆幅，使器件可以快速关断提高关断/待机状态下器件的阈值电压VT：通过衬底和源之间加反偏，使VT增加，从而使VGS3kt/e,弱反型区IDsub与VDS无关ID与1/L成正比长沟道特性最小沟长（经验公式）：L=c1rjtox(WS+WD)21/3c1为常数（0.4），rj源漏结深，tox氧化层厚度WS+WD源漏区耗尽层宽度之和有利于器件继续发展的技术（可延缓短沟道效应）：高K介质：放缓了器件对栅介质厚度缩小的需求，使缺陷减少，E减小FinFET器件的使用：薄体区，减缓穿通，改善亚阈值摆幅，减小电路功耗,.,MOSFET是多子器件，提高沟道中的载流子迁移率有利于MOS晶体管特性的提高。电子迁移率比空穴迁移率高，因此NMOS性能优于PMOS。MOSFET是一种表面型器件，提高器件性能的关键是改善表面特性和缩小表面沟道几何尺寸。栅、源极间有绝缘栅介质，栅电流极小，因此MOSFET是容性高输入阻抗器件。容性输入阻抗可用来储存信息。这在存储电路设计中是十分重要的。由于沟道和衬底之间构成pn结，在同一衬底上形成的多个MOS晶体管之间具有自隔离的效果。,4.3MOSFET器件特点,.,MOSFET是电压控制器件：VGS控制IDS（BJT为电流控制器件）输入端G-S为绝缘栅，输入电流很小，输入阻抗很高（BJT低输入阻抗）沟道电流IDS为多子漂移电流，所以MOSFETFET为单极器（BJT为双极器件）饱和区指VDS，但是沟道电流为饱和的区域（BJT饱和区指IB，但是IC和VCE都基本不变区