数字电路实验

实验一：数字实验箱的基本操作一、实验目的1、熟悉数字电路实验箱的结构、基本功能和使用方法。2、理解数字电路及数字信号的特点。3、掌握数字电路的基本搭建方法4、熟悉数字电路实验的操作要求和规范。二、实验设备与仪器数字电路实验箱、数字式万用表。三、实验原理1、七段显示译码器CC4511引脚图如图1-1示。图1-1 七段显示译码器CC4511CC451112345678161514131211109VDD f g a b c d eB C LT BI LE D A VSS第8脚为负极，16脚为电源正极， A、B、C、D为BCD码输入端，a、b、c、d、e、f、g、h为译码输出端，输出有效，用于驱动共阴极LED数码管2、七段数码显示器（共阴极）结构图如下图所示。四、实验内容及方法1、熟悉数字实验箱的组成和各部分的基本作用。2、将实验箱中的四组拨码开关的输出Ai、Bi、Ci、Di分别接至CC4511的对应输入口，接上+5V电源，然后按功能表的要求揿动四个数码的增减键和操作三个开关，观测盘上的四位数与LED数码管显示的对应数字是否一致，以及译码显示是否正常，记入表4.10。表4.10ABCD显示数码ABCD显示数码0000100000011001001010100011101101001100010111010110111001111111五、实验思考题1拨码开关的输出Ai、Bi、Ci、Di的优先级别是怎么排列的，而CC4511的对应输入口A、B、C、D的优先级别又是怎么样的。六、总结 实验二、组合逻辑电路的设计与测试（1）（利用小规模集成芯片）一、实验目的 1、掌握组合逻辑电路的分析和设计方法。2、学习并掌握小规模芯片（SSI）的基本测试方法及实现各种组合逻辑电路的方法。3、学习用仪器检测故障，排除故障。二、实验设备与仪器数字电路实验箱、数字式万用表、74LS00一片（四2输入与非门）、74LS20（二4输入与非门）两片。三、实验原理1分析逻辑电路的方法：根据逻辑电路图-写出逻辑表达式-化简逻辑表达式（公式法、卡诺图法）-画出逻辑真值表-分析得出逻辑电路解决的实际问题（逻辑功能）。2设计组合电路的一般步骤如图2-1所示。图2-1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。四、实验内容及方法1、按下图所示的逻辑电路图画出74LS00芯片连接图。ABCF0000010100111001011101112、按图连接74LS00的相关引脚,并填写真值表。3、用“与非”门设计一个四人表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：（1）根据设计要求列出真值表，并根据真值表写出对应的表达式。ABCDYABCDY0000100000011001001010100011101101001100010111010110111001111111（2）化简表达式，画出逻辑电路图（3）根据逻辑电路图连接芯片电路，测试电路功能是否满足设计要求。五、实验思考题1 74LS20与非门中，闲置引脚的处理方法有哪些。六、总结实验三、组合逻辑电路的设计与测试（2）（利用中规模集成芯片）一、实验目的 1、巩固组合逻辑电路的分析和设计方法。 2、掌握中规模集成译码器的逻辑功能和使用方法3、学习并掌握中规模芯片（SSI）的基本测试方法及实现各种组合逻辑电路的方法。4、学习用仪器检测故障，排除故障。5、掌握中规模集成译码芯片功能扩展的方法。二、实验设备与仪器数字电路实验箱、数字式万用表、74LS20、74LS138两片。三、实验原理译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。1变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。2、以3线8线译码器74LS138为例进行分析，图3-1(a)、(b)分别为其逻辑图及引脚排列。其中 A2 、A1 、A0 为地址输入端，为译码输出端，S1、为使能端。当S11，0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S10， X时，或 S1X，1时，译码器被禁止，所有输出同时为1。图3-1 38线译码器74LS138逻辑图及引脚排列四、实验内容及方法1、按下图所示的逻辑电路图连接芯片74LS138、74LS20的相关引脚,并填写真值表。ABCZ0000010100111001011101112、用74LS138、74LS20芯片设计一个三人表决电路。设计步骤：（1）根据设计要求列出真值表，并根据真值表写出对应的表达式。ABCZ000001010011100101110111（2）根据表达式，画出接芯片电路图，连接电路并测试电路功能是否满足设计要求。五、实验思考题1、用两片74LS138和与非门电路设计一个4线16线译码器六、总结实验四、触发器及应用一、实验目的1 掌握边沿D触发器的功能、动作特点；2 掌握用边沿D触发器设计时序电路的方法；二、实验设备与仪器数字电路实验箱、数字式万用表、74LS74 两片。三、实验原理1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。2、D触发器D触发器的状态方程为：Qn+1=D。其状态的更新发生在CP脉冲的边沿，74LS74为上升沿触发，故又称之为上升沿触发器的边沿触发器，触发器的状态只取决于时针到来前D端的状态。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等，其引线图与逻辑符号如图4-1、4-2所示。 四、实验内容及方法1、测试D触发器的逻辑功能按表1内容要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即01），记录在表格1中。表1 D触发器功能011001102、按下图所示的逻辑电路图连接芯片74LS74的相关引脚,并填写下表。CPQ3Q2Q1Q0CPQ3Q2Q1Q0192103114125136147158163、将上图中的Q3- Q0连接到数字实验箱中的数码显示模块，观察输入CP后，数码管的数值变化五、实验思考题1将上图改造成一个16进制的减法计数器。六、总结实验五、计数器及应用一、实验目的1、掌握中规模集成计数器的使用方法及功能测试方法；2、中规模集成计数器的应用。二、实验设备与仪器数字电路实验箱、数字式万用表、74LS00一片（四2输入与非门）、74LS20（二4输入与非门）两片。三、实验原理1、集成计数器74LS1612、集成计数器74LS161它是4位二进制同步计数器 ，其功能表如下表表1 74LS161功能表CP CrLD ETEP输出状态10预置110保持110保持1111计数0清除用74LS161计数集成电路和与非门电路可实现任意进制的计数。四、实验内容及方法1、集成计数器74LS161功能测试与应用由集成74LS161的引出端的排列图、功能示意图可知各引脚的功能是：脚为直接清零端，脚为CP端，、是两个工作状态控制端，脚为置数控制端，脚为进位输出端，、是并行输入数据端，、是计数器输出端。接通电路，按要求测试：（1）令Cr =0，则Q3Q2Q1Q0= ，与CP （有关或无关）；（2）设初始状态都为0，LD =1，D0=0、D1=0、D2=1、D3=1，令LD =0，则Q3Q2Q1Q0= ；令LD =0，CP上升沿，则 Q3Q2Q1Q0= 。2、加计数接单次脉冲，清零后加入16个单次脉冲，观察输出变化并记录在下表中。表74LS161加计数器CPQ3Q2Q1Q0CPQ3Q2Q1Q0192103114125136147158163、用74LS161、74LS00设计一个六进制加计数器3.1按上述设计多进制方法设计电路；3.2写出设计过程，并画出相应的逻辑图；3.3连接设计电路；3.4验证电路设计是否正确。五、实验思考题1用多片74LS161和相关的门电路构成60进制计数器。六、总结实验六、555时基电路及其应用一、实验目的1熟悉555型集成时基电路的电路结构、工作原理及其特点；2掌握555型集成时基电路的基本应用。二、实验设备与器件数字电路实验箱、双踪示波器、秒表、555集成、电阻10K、100K、电容0.01uF、10uF、100 uF、三、实验原理1555定时器的工作原理（3）输出端Vo控制电压（5）VCOTHH阈值输入（6）触发输入（2）放电端（7）DISVCC电源 （8）RD复位（4）（1）5k5k5kTRSQ&1-+-A1A2图6-1 555定时器原理图触发输入555定时器原理图及引线排列如图4