集成电路中的元器件及其寄生效应教学PPT课件

2005年7月来逢昌5/26/20205/26/202004.06.2020,.,1,第二章集成电路中的元器件及其寄生效应,元器件是组成集成电路的基本元素，其结构和性能直接决定着集成电路的性能。,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,2,2-1集成电路中的NPN晶体管,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,3,思考题,1.集成NPN管与分立NPN管有什么不同？2.有源寄生效应有何影响？如何减小或消除？3.无源寄生有何影响？4.NPN管常用图形各自的特点是什么？,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,4,2.1.1集成NPN晶体管的结构,平面图,等效电路图,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,5,2.1.2集成NPN晶体管与分立NPN晶体管的差别,（1）四层三结结构，构成了一个寄生的PNP晶体管（有源寄生）（2）电极都从上表面引出，造成电极的串联电阻和电容增大（无源寄生）,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,6,2.1.3集成NPN晶体管的有源寄生效应（1）NPN晶体管正向有源时,VBCIH,寄生可控硅一旦被触发，电流巨增，将烧毁芯片。,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,64,2.7.4寄生可控硅闩锁效应2.消除闩锁效应措施版图设计,（1）减小RS和RW：均匀且充分设计阱和衬底的电源和地的欧姆接触，并用金属线连接，必要时采用环结构。,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,65,2.7.4寄生可控硅闩锁效应2.消除闩锁效应措施版图设计,（2）减小npn和pnp：加大MOS管源漏区距阱边界的距离，必要时采用伪收集极结构。,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,66,2.7.4寄生可控硅闩锁效应2.消除闩锁效应措施工艺、测试、应用,（1）增加阱的结深（2）采用外延衬底（3）采用外延衬底时，同时可采用埋层方法，增加阱的结深，型层减速场。,（4）电源退耦，稳定电源（5）输入信号不能过高（6）负载电容不易过大（7）电源限流,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,67,2.7.5习题,1.说明CMOS集成电路中的闩锁效应和抗闩锁措施。2.说明消除寄生MOS管影响的措施。,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,68,2-8电容器,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,69,思考题,1.形成电容的方式有哪些？各自的特点是什么？2.各种结构电容的电容值如何计算？3.设计电容时应该考虑哪些因素？,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,70,2.8.1PN结电容,应考虑：1.单位面积电容容量2.电极的串联电阻3.工作电压及电压极性,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,71,2.8.2MOS电容,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,72,2-9电阻器,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,73,思考题,1.形成电阻的方式有哪些？各自的特点是什么？2.各种结构电阻的电阻值如何计算？3.设计电阻时应该考虑哪些因素？,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,74,2.9.1基区硼扩散电阻,Weff=W+2mXj,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,75,2.9.2基区沟道电阻,阻值大面积小精度低,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,76,2.9.3外延层电阻,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,77,2.9.4离子注入电阻,一般用来制作精度高的大阻值电阻,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,78,2.9.5发射区磷扩散电阻,一般用来制作磷桥或小电阻,2005年7月来逢昌5/26/20205/26/202004.06.2020,.,79,2.9.6薄膜电阻,一般用来制作精确电阻（激光调阻）,2005年7月来逢昌5/26/20205/2