集成电路制造工艺流程

1,第一章集成电路制造工艺流程,集成电路（IntegratedCircuit）制造工艺是集成电路实现的手段，也是集成电路设计的基础。,2,1.无生产线集成电路设计技术,随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。,引言,3,2.代客户加工（代工）方式,芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。代工方式已成为集成电路技术发展的一个重要特征。,引言,4,3.PDK文件,首先，代工单位将经过前期开发确定的一套工艺设计文件PDK（PocessDesignKits)通过因特网传送给设计单位。PDK文件包括：工艺电路模拟用的器件的SPICE（SimulationProgramwithICEmphasis）参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（VIA）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（DRC）、参数提取（EXT）和版图电路对照（LVS）用的文件。,引言,5,4.电路设计和电路仿真,设计单位根据研究项目提出的技术指标，在自己掌握的电路与系统知识的基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真（或称模拟）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常称之为GDS-格式的版图文件。再通过因特网传送到代工单位。,引言,6,5.掩模与流片,代工单位根据设计单位提供的GDS-格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到铬板等材料的一套掩模上。一张掩模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序的固化到芯片上。这一过程通常简称为“流片”。,引言,7,代工（Foundry）厂家很多，如：无锡上华（0.6/0.5mCOS和4mBiCMOS工艺)上海先进半导体公司(1mCOS工艺)首钢NEC(1.2/0.18mCOS工艺)上海华虹NEC(0.35mCOS工艺)上海中芯国际(8英寸晶圆0.25/0.18mCOS工艺),引言,6.代工工艺,8,代工（Foundry）厂家很多，如：宏力8英寸晶圆0.25/0.18mCMOS工艺华虹NEC8英寸晶圆0.25mCMOS工艺台积电(TSMC)在松江筹建8英寸晶圆0.18mCMOS工艺联华(UMC)在苏州筹建8英寸晶圆0.18mCMOS工艺等等。,引言,6.代工工艺,9,7.境外代工厂家一览表,10,F&F(FablessandFoundry)模式工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。这种芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。,引言,8.芯片工程与多项目晶圆计划,11,8.芯片工程与多项目晶圆计划,RelationofF&F(无生产线与代工的关系),12,多项目晶圆MPW（multi-projectwafer)技术服务是一种国际科研和大学计划的流行方式。MPW技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（Macro-Chip）上然后以步进的方式排列到一到多个晶圆上，制版和硅片加工费用由几十种芯片分担，极大地降低芯片研制成本，在一个晶圆上可以通过变换版图数据交替布置多种宏芯片。,引言,8.芯片工程与多项目晶圆计划,13,代工单位与其他单位关系图,14,集成电路制造工艺分类,1.双极型工艺（bipolar）2.MOS工艺3.BiMOS工艺,15,1-1双极集成电路典型的PN结隔离工艺,16,思考题,1.需要几块光刻掩膜版(mask)?2.每块掩膜版的作用是什么？3.器件之间是如何隔离的？4.器件的电极是如何引出的？5.埋层的作用？,17,双极集成电路的基本制造工艺，可以粗略的分为两类：一类为在元器件间要做隔离区。隔离的方法有多种，如PN结隔离，全介质隔离及PN结-介质混合隔离等。另一类为器件间的自然隔离。,典型PN结隔离工艺是实现集成电路制造的最原始工艺，迄今为止产生的各种双极型集成电路制造工艺都是在此工艺基础上改进而来的。,1.1.1典型PN结隔离工艺流程,19,1.1.1工艺流程,衬底准备（P型）,光刻n+埋层区,氧化,n+埋层区注入,清洁表面,20,1.1.1工艺流程（续1）,生长n-外延,隔离氧化,光刻p+隔离区,p+隔离注入,p+隔离推进,21,1.1.1工艺流程（续2）,光刻硼扩散区,硼扩散,氧化,22,1.1.1工艺流程（续3）,光刻磷扩散区,磷扩散,氧化,23,1.1.1工艺流程（续4）,光刻引线孔,清洁表面,24,1.1.1工艺流程（续5）,蒸镀金属,反刻金属,25,1.1.1工艺流程（续6）,钝化,光刻钝化窗口,后工序,26,1.1.2光刻掩膜版汇总,埋层区,隔离墙,硼扩区,磷扩区,引线孔,金属连线,钝化窗口,27,1.1.3外延层电极的引出,欧姆接触电极：金属与参杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。,28,1.1.4埋层的作用,1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。,2.减小寄生pnp晶体管的影响（第二章介绍）,29,1.1.5隔离的实现,1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成两个背靠背的反偏二极管。,30,1.1.6练习,1描述PN结隔离双极工艺的流程及光刻掩膜版的作用；2说明埋层的作用。,31,1.2N阱硅栅CMOS集成电路制造工艺,32,思考题,1.需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化（LOCOS)？（LocalOxidationofSilicon)3.什么是硅栅自对准(SelfAligned)？4.N阱的作用是什么？5.NMOS和PMOS的源漏如何形成的？,33,34,1.2.1N阱硅栅CMOS工艺主要流程（参考P阱硅栅CMOS工艺流程）,36,1.2.2N阱硅栅CMOS工艺主要流程1.衬底准备,P型单晶片,37,1.2.2N阱硅栅CMOS工艺主要流程2.氧化、光刻N-阱(nwell),38,1.2.2N阱硅栅CMOS工艺主要流程3.N-阱注入，N-阱推进,退火，清洁表面,39,1.2.2N阱硅栅CMOS工艺主要流程4.长薄氧、长氮化硅、光刻场区(active反版),40,1.2.2N阱硅栅CMOS工艺主要流程5.场区氧化（LOCOS）,清洁表面(场区氧化前可做N管场区注入和P管场区注入）,41,1.2.2N阱硅栅CMOS工艺主要流程6.栅氧化,淀积多晶硅，反刻多晶（polysiliconpoly),42,1.2.2N阱硅栅CMOS工艺主要流程7.P+active注入（Pplus）（硅栅自对准）,43,1.2.2N阱硅栅CMOS工艺主要流程8.N+active注入（NplusPplus反版）（硅栅自对准）,44,1.2.2N阱硅栅CMOS工艺主要流程9.淀积BPSG，光刻接触孔(contact)，回流,45,1.2.2N阱硅栅CMOS工艺主要流程10.蒸镀金属1，反刻金属1（metal1),46,1.2.2N阱硅栅CMOS工艺主要流程11.绝缘介质淀积，平整化，光刻通孔(via),47,1.2.2N阱硅栅CMOS工艺主要流程12.蒸镀金属2，反刻金属2（metal2),48,1.2.2N阱硅栅CMOS工艺主要流程13.钝化层淀积，平整化，光刻钝化窗孔(pad),49,1.2.3N阱硅栅CMOS工艺光刻掩膜版汇总简图,N阱,有源区,多晶,Pplus,Nplus,接触孔,金属1,通孔,金属2,PAD,50,1.2.4局部氧化的作用,2.减缓表面台阶,3.减小表面漏电流,1.提高场区阈值电压,51,1.2.5硅栅自对准的作用,在硅栅形成后，利用硅栅的遮蔽作用来形成MOS管的沟道区，使MOS管的沟道尺寸更精确，寄生电容更小。,52,1.2.6MOS管衬底电极的引出,NMOS管和PMOS管的衬底电极都从上表面引出，由于P-Sub和N阱的参杂浓度都较低，为了避免整流接触，电极引出处必须有浓参杂区。,1.2.7LDD注入,在P+（N+）有源区注入前可以进行LDD注入，以便减小短沟道效应和热载流子效应。,用Pplus版光刻后进行PMOS管LDD注入，用Nplus版光刻后进行NMOS管LDD注入，都是以光刻胶膜作为注入遮蔽膜。LDD注入之后，先制作侧墙，然后再进行P+（N+）有源区光刻、注入。,1.2.8接触孔掺杂,为了改善有源区接触孔特性，在光刻接触孔之后、回流之前，用Nplus版光刻，对接触孔进行N+注入用Pplus版光刻，对接触孔进行P+注入,1.2.9其它MOS工艺简介,双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等,多层金属：便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路,P阱CMOS工艺双阱CMOS工艺E/DNMOS工艺,56,1.2.10练习,1.阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光刻掩膜版及其作用。2.何为硅栅自对准？,57,1.3其它集成电路制造工艺简介,58,1.3.1双层多晶、多层金属CMOS工艺,双层多晶：易做多晶电容、多晶电阻、叠栅MOS器件，适合CMOS数/模混合电路、EEPROM等,多层金属：便于布线，连线短，连线占面积小，适合大规模、高速CMOS电路,59,1.3.2双极型模拟集成电路工艺,磷穿透扩散：减小串联电阻离子注入：精确控制参杂浓度和结深,60