数电 第6章时序电路

第六章时序逻辑电路,学习要点：时序电路的分析方法和设计方法计数器、寄存器等中规模集成电路的逻辑功能和使用方法,6.1概述,6.2时序逻辑电路的分析方法,6.3若干常用的时序电路,6.4时序电路的设计方法,6.1概述,时序逻辑电路：在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,时序逻辑电路结构特点：,时序逻辑电路的状态是由存储电路来记忆和表示的,所以从电路组成看,时序电路一定包含有作为存储单元的触发器.时序电路中可以没有组合电路,但不能没有触发器.,时序逻辑电路逻辑功能表示方法：,触发器也是时序电路,只是其功能非常简单.因此用来表示触发器逻辑功能的表示方法都可以用来表示时序逻辑电路的逻辑功能:逻辑表达式/状态图/卡诺图/时序图.,按逻辑功能分:计数器,寄存器,移位寄存器,读/写存储器,顺序脉冲发生器等;按电路中触发器状态变化是否同步分:同步时序电路和异步时序电路;按电路输出信号的特征分:Mealy和Moore.,时序逻辑电路分类：,可以用三个方程组来描述：,6.2时序逻辑电路的分析方法,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,时序电路的分析步骤：（找出逻辑电路的功能）,计算,4,例1：分析以下时序电路的功能,1、写方程式：时钟方程，输出方程，驱动方程,CP1=CP2=CP3=CP,2、求状态方程:各触发器次态输出的逻辑表达式,这三组方程反映的电路中各个变量之间的逻辑关系。,3、进行计算:从输出方程和状态方程，不能看出电路状态的变化情况。还需要转换成状态转换表和状态转换图。,状态转换表：把任一组输入变量的值和电路的初态值代入状态方程和输出方程，得到电路的次态和输出值；把得到的次态作为新的初态，和现在的输入变量值再代入状态方程和输出方程，得到电路新的次态和输出值。如此继续下去，把每次得到的结果列成真值表的形式，得到状态转换表。,做出上例的状态转换表。设电路的初态为：Q3Q2Q1=000。,4、画状态图、列状态表或画出时序图。,由于状态转换表的顺序是一维的，所以对于表达较复杂的转换状态得不够方便和直观。,电路每7个CP脉冲变化一个周期，这是一个七进制计数器。,状态转换图：,以圆圈表示电路的各个状态；以箭头表示状态之间的转换方向；在箭头旁注明输入变量的取值和输出值。,时序图：在CP脉冲序列的作用下，电路状态、输出状态的波形图。,几个概念：,有效状态与有效循环：在时序电路中，凡是被利用了的状态，都叫做有效状态。凡是有效状态形成的循环，都称为有效循环。,无效状态与无效循环：在时序电路中，凡是没有被利用了的状态，都叫做无效状态。如果无效状态形成了循环，那么这种循环就称为无效循环。,能自启动与不能自启动：在时序电路中，虽然存在无效状态，但它们没有形成循环，这样的时序电路叫做能够自启动的时序电路。在时序电路中，既有无效状态存在，它们之间又形成了循环，这样的时序电路叫做不能自启动的时序电路。在这种时序电路中，一旦因某种原因，例如干扰而落入无效循环，就再也回不到有效状态，再要正常工作也就不可能了。,例2：分析以下时序电路的功能,(1)CP1=CP2=CP,设电路初态：Q2Q1=00，列出状态转换表和状态转换图：,设电路初态：Q2Q1=00，列出状态转换表和状态转换图：,6.4同步时序逻辑电路的设计方法,逻辑电路设计:给定设计要求(或者是一段文字描叙,或者是状态图),求满足要求的时序电路.,设计步骤:,1、进行逻辑抽象,建立电路的状态转换图(状态转换表)。在状态表中未出现的状态将作为约束项,2、选择触发器,求时钟方程、输出方程和状态方程；时钟:若采用同步方案,则CP1=CP2=CPn；如果采用异步方案,则需根据状态图先画出时序图,然后从翻转要求出发,为各个触发器选择合适的时钟信号；输出：输出与现态和输入的逻辑关系；状态：各触发器的次态输出方程。,6、检查设计的电路能否自启动(将电路的无效状态依次代入状态方程进行计算,如果无效状态形成了循环,则所设计的电路不能自启动,反之能够自启动;若电路不能自启动,则应采取措施予以解决).,5、画逻辑图(先画触发器,并进行编号,标出有关的输入端和输出端;然后按照时钟方程/驱动方程和输出方程连线.,3、化简(应用卡诺图)状态方程：,4、求驱动方程：变换状态方程，使之具有和触发器特性方程相一致的表达形式；与特性方程进行比较，按照变量相同、系数相等、两个方程必等的原则，求出驱动方程，即各触发器同步输入端信号的逻辑表达式。,例：设计一个用JK触发器构成的十三进制计数器，输出状态为8421码。,1、写出电路的状态转换表如右（在状态表中未出现的状态将作为约束项）。,3、用卡诺图进行化简,4、求驱动方程：变换状态方程，使之具有和触发器特性方程相一致的表达形式；与特性方程进行比较，按照变量相同、系数相等、两个方程必等的原则，求出驱动方程，即各触发器同步输入端信号的逻辑表达式。,J3,J2,J1,J0,5、画逻辑图:根据驱动方程和输出方程画电路如下图示：,6.3.2计数器,在数字电路中，把能够记忆输入脉冲个数的电路称为计数器。计数器是数字系统中使用最多的一种时序电路，常用于对时钟脉冲计数、分频、定时、产生节拍脉冲和脉冲序列、数字运算等用途。,计数器的主要特点：,除了输入计数脉冲CP信号外，很少有另外的信号输入信号，其输出通常都是现态的函数，是一种Moore型的时序电路，而输入计数脉冲CP是当作触发器的时钟信号对待的。,从电路组成看，其主要组成单元是时钟触发器。,6.3若干常用的时序逻辑电路,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,计数器的分类：,在数字电路中，把能够记忆输入脉冲个数的电路称为计数器,二进制数:用0和1两个数字表示,加1计数,逢2进1,同步计数器,二进制加法运算规则,在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转状态；而最低位的状态在每次加1时都要改变。,一、同步计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转状态；而最低位的状态在每次加1时都要改变。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：,当输入计数脉冲到来时，按二进制数规律进行计数的电路,3位二进制同步加法计数器设计：,状态转换表,选择触发器，求时钟方程、输出状态方程和状态方程,JK触发器功能齐全、使用灵活，选用3个时钟下降沿触发的边沿JK触发器,构成的是同步触发器，显然CP0=CP1=CP2,用图形化简法或公式法得到,求驱动方程：变换状态方程的形式为JK触发器特性方程的形式,得求驱动方程：,3个JK触发器都接成T触发器,画逻辑电路图：,4位集成同步二进制加法计数器74161,时异步清零。,时同步置数。,且时，按4位自然二进制码同步计数。,时，计数器状态保持不变。,器件实例：74161,74LS161功能表,3位二进制同步减法计数器,要求:每来一个CP,计数器减1,状态转换表,选择触发器，求时钟方程、输出状态方程和状态方程,选用3个时钟下降沿触发的边沿JK触发器：CP0=CP1=CP2,求驱动方程：变换状态方程的形式为JK触发器特性方程的形式,得求驱动方程：,画逻辑电路图,常用数字集成电路计数器芯片举例:,74LS1604位同步十进制加法计数器，直接清零74LS1614位同步二进制加法计数器，直接清零74LS1624位同步十进制加法计数器，同步清零74LS1634位同步二进制加法计数器，同步清零,74LS1904位同步十进制加/减法计数器74LS1914位同步二进制加/减法计数器74LS1924位同步十进制加/减法计数器，直接清零74LS1934位同步二进制加/减法计数器，直接清零,计数器计数容量、长度或模的概念,计数器能够记忆输入脉冲的数目，叫做计数器的计数容量、长度或模。例如前面介绍的4位二进制同步加法计数器，从0000开始，输入16个CP脉冲时，就计满归0，该计数器的容量（长度、模）为16。所谓计数器的容量（长度、模），就是电路的有效状态数。如果用n表示状态图中二进制数的位数，即计数器中时钟触发器的个数，用M表示计数器的容量（长度、模），那么在二进制计数器中有：M=2n;在十进制计数器中有：M=10;在N进制计数中：M=N.,2.同步十进制计数器加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。,能自启动,器件实例：74160,三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。,N进制,M进制,1.NM原理：计数循环过程中设法跳过NM个状态。具体方法：置零法置数法,例：将十进制的74160接成六进制计数器,异步置零法,例：将十进制的74160接成六进制计数器,异步置零法,置数法(a)置入0000(b)置入1001,用74LS161构成十二进制计数器,将状态1100(SN)反馈到清零端归零,将状态1011(SN-1)反馈到清零端归零,2.NM的计数器然后再采用置零或置数的方法,例：用74160接成二十九进制,整体置零（异步）,整体置数（同步）,高位片计数到3（0011）时，低位片所计数为163=48，之后低位片继续计数到12（1100），与非门输出0，将两片计数器同时清零。,用74LS161构成60进制计数器,6.3.1寄存器和移位寄存器,一、寄存器,（用四个D触发器构成）,若输入：1001,0000,1、电路结构,存入：1001,2、工作原理,存数指令,CP,Q0,Q1,Q2,Q3,D0,D1,D2,D3,用于寄存一组二值代码的电路,1个触发器能存储1位二进制数，N个触发器组成的寄存器能存储一组N位的二进制数,二、移位寄存器,1、左移位电路组成,Q0端是串行输出端；,DIL是左移数据输入端；,CP,DIL,Q0Q1Q2Q3端是并行输出端。,2、工作过程,例如：要移入D0D1D2D3,左移状态表,Q0Q1Q2Q3DILCP顺序,XXXD0,XXD0D1,XD0D1D2,D0D1D2D3,D0,1,D1,2,D2,3,D3,4,具有存储代码和移位功能,3、右移位电路组成,4、集成移位寄存器74LS194,功能表：,0 xx清零,100保持,