计算机组织与原理

A卷一、选择题（每空2分，共30分）1、程序计数器PC用来存放指令地址，每当执行完一条指令后，通常由程序计数器提供后继指令地址，其位数和（ ）位数相同。 A、指令寄存器IR ? B、指令译码器ID C、程序状态寄存器PS D、主存地址寄存器MAR 2、下列数中最大的数为（ ）。A、（11000）BCD 24 B、（23）10 C、（25）8 21 D、（19）16 253、在机器数（ ）中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码4、IEEE754标准规定的32位浮点数格式中、符号位为1位，阶码为8位，尾数为23位。则它所能表示的最大规格化正数为（ ）。A、+（2-223）2+127 B、+（1-2-23）2+127 C、+（2-223）2+255 D、2+127223 5、若采用双符号位补码运算，运算结果的符号位为01，则( )A、产生了负溢出(下溢) B、产生了正溢出(上溢)C、结果正确，为正数 D、结果正确，为负数6、向右规格化的规则为：尾数（ ），阶码（ ）。 A右移1位，加1 B左移1位，加1 C右移1位，减1 D左移1位，减17、某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数数目为（ ）。A、8，512 B、512，8 C、18，8 D、19，88、外存储器与内存储器相比，外存储器（ ）。 A、速度快，容量大，成本高 B、速度慢，容量大，成本低 C、速度快，容量小，成本高 D、速度慢，容量大，成本高9、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP)-1SP。那么出栈操作的动作顺序应为_。 A、(MSP)A，(SP)+1SP B、(SP)+1SP，(MSP)AC、(SP-1)SP，(MSP)A D、MSP)A， （SP）-1SP10、就取得操作数的速度而言，速度最慢的是（ C ），速度最慢的是（A），不需要访存的寻址方式是（ B、D）A、直接寻址 B、寄存器寻址 C、间接寻址 D、隐含寻址11、程序计数器属于( )。 A、控制器 B、运算器 C、存储器 D、输入输出接口12、某型计算机系统的微处理器的主频为100MHZ，四个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的机器周期为( )ns。 A、40 B、50 C、80 D、10013、CRT的分辨率为10241024像素，像素颜色数为512，则刷新存储器容量是（ ）。 A、256KB B、512KB C、2MB D、1MB二、填空题：（每空1分，共10分）1、中央处理器由运算器和控制器两部分组成。2、 是指存储在能永久保存信息的器件中的程序，是具有软件功能的硬件。3、辅存、主存和 高速缓冲存储器（Cache） 构成了系统的三级存储系统。在CPU执行程序时，必须将指令存放在 Cache 。4、用一个字节存放一个ASCII码时，字节的最左边一位可作为 校验码 ，用来检查错误。5、某指令的操作码字段有6位，则其能表示的操作有 64 种。6、存储器的最小单位为 字节 ，1KB容量的存储器能够存储 1024 个这样的基本单位。7、微程序入口地址是 根据机器指令的 产生的。三、名词解释（9分）1、动态流水线：2、中断源：3、总线：四、简答题（每小题9分，共36分）1、已知X=+10001111，Y=1011，用原码不恢复余数除法计算X/Y=?，要求写出计算过程。2、何谓中断隐指令？中断隐指令有哪些功能？ CPU响应中断后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，我们把它称为中断隐指令。 主要操作：保存断点、关中断、取得中断服务程序的入口地址3、简单叙述组合逻辑控制器和微程序控制器的异同点。4、CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次 数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。五、应用题（共15分）某模型机主要部件框图如下图所示，其中R0、R1为通用寄存器，A、B为暂存器、其名称已标于图上。（1）画出数据通路，并标明数据流方向。（6分）（2）给出以下指令的操作流程图：（9分） MOV R0 ，R1 ； （R0）R1 MOV （R0），R1 ； （R0）R1移位器ALUABR0IRR1PCR2ARR3DR存储器MM微命令产生部件 MOV R0 ，（R1）； （R0）（R1）一、选择题（每小题2分，共30分）1、在机器数（ ）中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码2、主存储器和CPU之间增加cache的目的是（ ）。A 解决CPU和主存之间的速度匹配问题B 扩大主存储器容量 C 扩大CPU中通用寄存器的数量D 既扩大主存储器容量，又扩大CPU中通用寄存器的数量3、下列数中最大的数为（ ）。A、(101001)2 B、（52）8 C、（101001）BCD ID、（233）104、针对8位二进制数，下列说法中正确的是（ ）。A、一127的补码为10000000 B、一127的反码等于0的移码C、+1的移码等于一127的反码 D、0的补码等于一1的反码5、IEEE754标准规定的32位浮点数格式中、符号位为1位，阶码为8位，尾数为23位。则它所能表示的最大规格化正数为（ ）。A、+（2-223）2+127 B、+（1-2-23）2+127 C、+（2-223）2+255 D、2+127223 6、运算器由许多部件组成，但核心部件应该是（ ）。A、数据总线 B、数据选择器 C、算术逻辑运算单元 D、累加寄存器。7、某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数数目为（ ）。A、8，512 B、512，8 C、18，8 D、19，88、就取得操作数的速度而言，下列寻址方式中速度最快的是（B ），速度最慢的是（C ），不需要访存的寻址方式是（ B）A、直接寻址 B、立即数寻址 C、间接寻址9、指令周期是指（ C ）。A、CPU从主存取出一条指令的时间 B、 CPU执行一条指令的时间C、CPU从主存取出一条指令加上执行这条指令的时间D、时钟周期时间10、微程序控制器中，机器指令与微指令的关系是（ B ）。A、每一条机器指令由一条微指令来执行；B、每一条机器指令由一段用微指令编成的微程序来解释执行；C、一段机器指令组成的程序可由一条微指令来执行D、一条微指令由若干条机器指令组成11、计算机操作的最小时间单位是（ ）。A、时钟周期 B、指令周期 C、CPU周期 D、微指令周期12、数据总线的宽度由总线的（ A ）定义。A、物理特性 B、功能持性 C、电气特性 D、时间特性13、计算机系统的输入输出接口是（ ）之间的交接界面。 A、CPU与存储器 B、主机与外围设备 C、存储器与外围设备 D、CPU与系统总线二、判断题。（每空1分，共10分）（ ）1、阶码部分在乘除运算时只进行加、减操作。（ ）2、随机半导体存储器(RAM)中的任何一个单元都可以随时访问；（ ）3、只读存储器(ROM)中的任何一个单元不能随机访问；（ ）4、定点补码运算时，其符号位不参加运算。（ ）5、一般情况下，ROM和RAM在存储体中是统一编址的；（ ）6、由于半导体存储器加电后才能存储数据，断电后数据就丢失了，因此，用EPROM做成的存储器，加电后必须重写原来的内容。（ ）7、与各中断源的中断级别相比较，CPU（或主程序）的级别最高。（ ）8、浮点数的正负由阶码的正负符号来决定。（ ）9、因为动态存储器是破坏性读出，必须不断地刷新；（ ）10、中断级别最高的是不可屏蔽中断。三、名词解释（9分）1、标量处理机：2、吞吐率：3、汉字机内码：四、简答题（每小题9分，共36分）1、假定计算机的主存储器按64块组织，块大小为8个字，高速缓存有8个块。试表示出下述（1）（3）中从主存储器编号的块到高速缓存中块的映像关系，尽可能清楚地画出所有的映像线。（1）表示出直接相联映像以及指定标记字段、块号和字号的地址位。（2）表示出全相联映像以及指定标记字段和字号的地址位。（3）表示出2路组相联映像以及指定标记字段、组号和字号的地址位。2、已知x=0.10111，y=0.11011，要求用变形补码计算x+y的补码。同时指出运算结果是否溢出。假设机器字长为8位。3、一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%， 10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。 （1） 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。 （2） 设计8字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于127。请设计指令格式，并给 出各字段的长度和操作码的编码。4、设将指令划分为三个时间段t取t译t执来完成。分别采用顺序执行，有两条指令重叠，有三条指令重叠。都执行K条指令，分别写出三种执行方式所需时间表达式；若K=300,即有300条件指令， t取=4t， t译=5t， t执=6t，分别计算三种执行方式所需时间五、 设中