数字电子技术课程设计报告(LED矩形点阵)

【设计题目】 LED点阵循环显示设计【设计任务及要求】 利用EDA/SOPC试验开发平台提供的16*16点阵LED以及EP2C35核心板，实现循环显示设定内容，显示内容为自己的“学号名字”。（1） 手动生成“学号姓名”这几个字符在16*16点阵LED上的字摸（即控制某些LED亮，某些LED灭，可下载字摸软件帮助确定）。（2） 实现循环显示“学号姓名”，并要求左移（3） 扩展要求：自主设计（如控制循环速度，方向等）。设计原理及方案：1、16*16点阵LED内部结构如下图所示。2、 总体设计框图。计数器列数据列选择系统时钟输入输出输出 16*16点阵 FPGA3、 各子模块的设计：（1）分频，扫描module saomiao (clk_50Mhz,clk_1k); input clk_50Mhz; output clk_1k; reg24:0 cnt;reg clk_1k;always (posedge clk_50Mhz)begin if (cnt25000) begin cnt=cnt+1; clk_1k=0; end else if(cnt50000) begin cnt=cnt+1; clk_1k=1; end else cnt=0;endendmodule封装生成的模块如下：（2）分频，移动，控制速度module yidong (clk_50Mhz,clk_fourhz,k2,k3); input clk_50Mhz,k2,k3; / 输入端口声明output clk_fourhz; / 输出端口声明reg24:0 count,ccount;reg clk_fourhz;always (posedge clk_50Mhz)beginif (k2=0) & (k3=0)ccount=50000000;if (k2=0) & (k3=1)ccount=100000000;if (k2=1) & (k3=0)ccount=5000000;if (k2=1) & (k3=1)ccount=10000000;if(countccount)begincount=count+1b1;clk_fourhz=0;endelsebegincount=0;clk_fourhz=1;endendendmodule封装生成的模块如下：（3）显示，控制输出，控制左右移动module xianshi(clk_saomiao,clk_pingyi,row,con,k);input clk_saomiao,clk_pingyi,k;output15:0 row;output15:0 con;reg15:0 row;reg15:0 con;integer cnt=0,b=0;reg15:0 r111:0;initial begin/ 学号:r0=16b1111_0111_1011_1111;r1=16b1111_0111_1101_1111; r2=16b1111_0000_0001_1111;r3=16b1111_0111_1111_1111;r4=16b1111_0111_1111_1111;r5=16b1111_1111_1111_1111;r6=16b1111_0111_0011_1111;r7=16b1111_0111_1101_1111; r8 =16b1111_0111_1101_1111;r9=16b1111_1000_0011_1111;r10=16b1111_1111_1111_1111;r11 =16b1111_1111_1111_1111;r12 =16b1111_1000_0011_1111;r13 =16b1111_0111_1101_1111;r14=16b1111_0111_1101_1111;r15 =16b1111_1000_0011_1111; /100r16 =16b1111_0111_1011_1111;r17 =16b1111_0111_1101_1111;r18 =16b1111_0000_0001_1111;r19 =16b1111_0111_1111_1111;r20 =16b111_0111_1111_1111;r21 =16b1111_1111_1111_1111;r22 =16b1111_0011_1011_1111;r23 =16b1111_0101_1101_1111; r24=16b1111_0110_1101_1111;r25=16b1111_0111_0011_1111; r26=16b1111_1111_1111_1111;r27=16b1111_1111_1111_1111;r28=16b1111_1011_0011_1111;r29=16b1111_0111_1101_1111;r30=16b1111_0111_1101_1111;r31=16b1111_1001_0011_1111; /123r32 =16b1111_1111_1111_1111;r33=16b1111_1111_1111_1111;r34=16b1110_1111_1111_1111;r35=16b1110_1111_1110_1111;r36=16b1110_1111_1111_0111;r37=16b1110_0000_0000_0111;r38=16b1110_1111_1111_1111;r39=16b1110_1111_1111_1111; r40=16b1111_1111_1111_1111;r41 =16b1110_1111_1111_1111; r42 =16b1110_1111_1110_1111;r43 =16b1110_1111_1111_0111;r44 =16b1110_0000_0000_0111;r45 =16b1110_1111_1111_1111;r46 =16b1111_1111_1111_1111; r47 =16b1111_1111_1111_1111; /11/姓名:r48 =16b1111_1111_0110_1111; r49=16b1101_1111_0111_1111; r50=16b1110_1111_0111_1011; r51=16b1111_0111_0111_1011; r52=16b1111_1011_0111_1011; r53=16b1111_1101_0111_1011; r54=16b1111_1110_0111_1010; r55=16b0000_0000_0000_1001; r56 =16b1111_1110_0111_1011;r57 =16b1111_1101_0111_1011; r58 =16b1111_1011_0111_1011; r59 =16b1111_0111_0111_1011; r60 =16b1110_1111_0111_1011; r61 =16b1101_1111_0110_1011; r62 =16b1101_1111_0111_0011; r63 =16b1111_1111_1111_1111; r64=16b1111_1111_0111_1111; r65=16b1111_1111_1011_1111; r66=16b1111_1111_1101_1111; r67=16b0000_0000_0000_1111; r68=16b1111_1111_1111_0000; r69=16b1011_1111_1011_1111; r70=16b1011_1011_1011_0111; r71=16b1011_1011_1011_0111; r72 =16b1011_1011_1011_0111; r73=16b1000_0000_0000_0000; r74=16b1011_1011_1011_0111; r75 =16b1011_1011_1011_0111; r76 =16b1011_1011_1011_0111; r77 =16b1011_1011_1011_0111; r78=16b1011_1111_1011_1111; r79 =16b1111_1111_1111_1111; r80 =16b1111_1111_1111_1111;r81 =16b1011_1101_1111_1111; r82 =16b1100_1110_1111_1111; r83 =16b1111_1111_0111_0111; r84 =16b1111_1111_1011_0111; r85 =16b1110_1111_1101_1111; r86 =16b1001_1111_1110_0111; r87 =16b1111_0000_0000_0000; r88=16b1110_1111_1110_0111; r89=16b1001_1111_1101_0111; r90=16b1111_1111_1011_0111; r91=16b1111_1111_0111_0111; r92=16b1110_1110_1111_0111; r93=16b1001_1101_1111_0111; r94=16b1111_1101_1111_1111; r95=16b1111_1111_1111_1111; r96=16b1111_1111_1111_1111;r97=16b1111_1111_1111_1111; r98=16b1111_1111_1111_1111; r99=16b1111_1111_1111_1111; r100=16b1111_1111_1111_1111; r101=16b1111_1111_1111_1111; r102=16b1111_1111_1111_1111; r103=16b1111_1111_1111_1111; r104 =16b1111_1111_1111_1111; r105=16b1111_1111_1111_1111; r106=16b1111_1111_1111_1111; r107 =16b1111_1111_1111_1111; r108 =16b1111_1111_1111_1111; r109 =16b1111_1111_1111_1111; r110=16b1111_1111_1111_1111; r111 =16b1111_1111_1111_1111; end always(posedge clk_pingyi)begin if (k=0) /k值控制左右移动 begin if (b=95) b=0; else b=b+1; end else begin if (b=0) b=96; else b=b-1; end endalways(posedge clk_saomiao)begin if(cnt=15) begin cnt=0; end else cnt=cnt+1; case(cnt)0: con=16b0000_0000_0000_0001;1: con=16b0000_0000_0000_0010;2: con=16b0000_0000_0000_0100;3: con=16b0000_0000_0000_1000;4: con=16b0000_0000_0001_0000;5: con=16b0000_0000_0010_0000;6: con=16b0000_0000_0100_0000;7: con=16b0000_0000_1000_0000;8: con=16b0000_0001_0000_0000;9: con=16b0000_0010_0000_0000;10: con=16b0000_0100_0000_0000;11: con=16b0000_1000_0000_0000;12: con=16b0001_0000_0000_0000;13: con=16b0010_0000_0000_0000;14: con=16b0100_0000_0000_0000;15: con=16b1000_0000_0000_0000; endcase/行使能 case(cnt) 0: row=rb+0; 1: row=rb+1; 2: row=rb+2; 3: row=rb+3; 4: row=rb+4; 5: row=rb+5; 6: row=rb+6; 7: row=rb+7; 8: row=rb+8; 9: row=rb+9; 10: row=rb+10; 11: row=rb+11; 12: row=rb+12; 13: row=rb+13; 14: row=rb+14; 15: row=rb+15; endcaseendendmodule封装生成的模块如下：【电路设计、仿真与实现】 （1） 电路设计将封装好的三个模块连接起来。电路如下：（2） 电路仿真扫描模块和移动模块实际上都是分频器，只是分频不一样，前者的分频后频率高（看不到很明显地闪烁），后者低（控制移动速度便于观察）。这里只仿真分频器的功能如下（10分频）：字体显示模块的仿真如下，由于所给频率太高，分频又太大，仿真不易实现。本仿真的clk2取1ns，clk3取32ns，k取0（进行左移）。（3） 电路实现 将连接好的电路的输入和输出端分别用对应的FBGA管脚封装起来，便可以在实验室的平台上进行电路的实现了。【分析与讨论】 这次数电课程设计我一共去下载了三次，第一