微机原理与接口技术 陈建铎 23226-00第8章

第8章中断控制,8.1概述8.28086微处理器中断控制系统8.3中断控制器82C59A8.4多功芯片82380及在中断控制中的应用,8.1概述,8.1.1中断概念与作用8.1.2中断优先级与中断嵌套8.1.3中断响应过程,8.1.1中断概念与作用,所谓中断，就是CPU暂停当前运行的程序，转去处理一些外部或内部的突发事件，处理完后返回到原来被中断的程序，继续执行，其过程如图2.14所示。其中被中断的位置，即下一条指令地址，称为断点；引起中断的事件称为中断源。用以处理突发事件的程序称为中断处理或中断服务程序；从中断服务程序返回到原来被中断的程序的过程称为中断返回。这些用来处理中断的硬件和软件统称为中断系统，其作用如下：（1）实时处理突发事件在计算机运行的过程中，可能会出现一些内部或者外部的突发事件（或称为异常），使用中断技术，可使计算机及时发现异常，及时处理。在实时控制中，受控对象的瞬息变化也是通过中断的方式告诉给计算机的。,（2）实现CPU与外部设备并行操作在CPU执行程序的过程中，若外设数据准备好，或者准备好接收数据时，可向CPU发中断请求。CPU仅在响应后执行输入输出程序，然后继续原来的工作。以此减少CPU的等待时间，使二者同时并行工作。（3）实现人机对话在计算机运行时，若要人工干预，一般也是通过中断的方式告知计算机的。,8.1.2中断优先级与中断嵌套,1.中断类型（1）中断源可能来自CPU的内部，也可能来自CPU的外部。内部有存储器出错、溢出等，称为内部中断；外部有电源故障、外部设备请求等，通过引脚输入给CPU，称为外部中断。（2）外部中断又可分为两种类型。一种是非屏蔽中断，由引脚NMI输入；另一种是可屏蔽中断，CPU可通过状态标志IF予以控制，请求信号是从引脚INTR输入。（3）另有指令INTn，用以调用中断服务程序，于是称之为软件中断。,2.中断嵌套与中断优先级（1）中断嵌套是CPU在执行中断服务程序时，又有新的中断请求，如果CPU响应这一请求，则称为中断嵌套，如图8-1所示。（2）中断优先级若有多个中断源同时向CPU发请求，或者当CPU执行中断服务程序时又有新的中断请求，CPU应当怎么处理？故需为各中断源设置优先级别。多个中断源同时请求时，首先响应级别最高的一个。当CPU执行中断服务程序而又有新的中断源请求时，视其级别以确定是否予以响应。在所有外部中断源中，非屏蔽中断的优先级高于可屏蔽的中断源。在可屏蔽的中断源中，一般速度快的优先级别高，速度慢的优先级别低。,图8-1,3.中断排队与判优对于中断源的排队与判优，常有两种方法。一是程序查询，二是硬件优先级排队。（1）程序查询方式是通过查询程序来确定首先响应哪一个中断源的请求。查询顺序是从高级到低级。程序查询硬件连接如图8-2所示。CPU中断响应后，执行查询程序，以确定是哪一个中断源请求中断，其示意如图8-3所示。（2）硬件优先级排队方式是通过硬件排队电路来确定各中断源的优先级顺序，一旦确定就不能随意更改，其连接如图8-4所示。当某一或多个中断源同时请求中断时，CPU在中断允许的情况下发中断响应信号。首先发给排在最前面的一个，即设备1。若设备1有请求，则执行其中断服务程序；若设备1没有请求，则把响应信号传递给设备2，依次类推。,图8-2,图8-3,另外，还可以在中断请求输入端设置优先级排队电路，目前普遍使用的是专用可编程中断控制器，比如Intel82C59A。,图8-4,8.1.3中断响应过程,中断响应过程是指CPU响应中断源提出请求，并进入中断服务程序的过程。（1）中断请求与响应INTA中断源通过NMI/INTR向CPU发中断请求，CPU在开中断的情况下通过发中断响应信号；同时，断点压栈。在8086中，中断响应信号有两个。第一个响应信号通知中断源提供中断类型码，第二个响应信号读取类型码。（2）转中断服务程序CPU用第二个响应信号读取类型码，并乘以4，指向中断向量表的某一单元，以此获取该中断源中断服务程序的入口地址，包括段基址和偏移量，并送CS和IP，即进入中断服务程序。,（3）中断服务中断服务也称为中断处理，其过程如图8-5所示，包括保护现场、中断处理、恢复现场和中断返回。由于在保护断点时，CPU将标志位IF清0，因此在保护现场之后需要开中断。否则，在执行中断服务程序时，CPU不再响应新的中断请求。中断处理程序执行完后，则需要关中断，恢复现场；然后，再开中断，中断返回。（4）中断返回中断返回是由中断服务程序中的返回指令来实现，其功能是弹栈，把断点地址送回到CS和IP中。一般在中断返回之前应设置一条开中断指令。,图8-5,8.2.1系统组成8.2.2中断处理过程,8.28086微处理器中断控制系统,8.2.18086中断系统,8086最多可以处理256种中断，每个中断源分配有一个类型码（0255），CPU根据中断类型码来识别不同的中断源。8086中断源如图1-17所示，分为两大类，即内部中断和外部中断。1.内部中断内部包括除法错中断、单步中断、断点中断、溢出中断和指令INTn中断。（1）除法错中断除法错中断是CPU在执行除法指令DIV或IDIV后，若商超过CPU所能表示的范围，则产生类型码为0的中断。,（2）单步中断也称为陷阱，主要用于程序调试。状态标志TF=1时，CPU每执行完一条指令，就产生中断类型码为1的中断；同时将PSW、CS和IP中的内容压栈，清除TF、IF标志，使CPU转向单步中断服务程序，供程序员观察各寄存器及有关存储单元的变化。（3）断点中断INT3主要是在程序中设置断点，程序调试。当CPU执行指令INT3时，产生中断类型码为3的中断，程序员可检查各寄存器及有关存储单元中的内容。（4）溢出中断INTO溢出中断用于测试状态标志OF。当CPU执行溢出中断指令INTO时，若OF=1，则产生类型码为4的中断。可在算术运算指令的后面使用一条INTO指令，以检查是否发生溢出。（5）INTnINTn是一条软件中断指令，以调用类型码为n的中断服务程序。,2.外部中断主要有两种，一是NMI，二是INTR。（1）非屏蔽中断NMI非屏蔽中断用来处理重要的事件，比如电源掉电、存储器读/写错、总线奇偶校验错等，不受标志位IF的限制，中断类型码为2。若有请求，CPU立即响应，并转入相应的中断服务程序，且清除IF位。（2）可屏蔽中断INTR只有IF=1时，CPU才能响应INTR中断请求；若IF=0，则禁止INTR请求。对于标志位IF位，可用指令STI置1，或用指令CLI清0。对于一般外部设备，其中断请求信号由INTR输入。外部中断源可有多个，在图8.8中仅通过一级82C59A连接了8个外部中断；也可以用二级82C59A级联，连接更多的中断源。,表8.1中断优先级次序中断类型优先级内中断(除法错,INTO,INTn)最高最低非屏蔽中断NMI可屏蔽中断INTR单步中断3.中断优先级8086微处理器设有内中断、外中断和软件，其优先级如表8-1所示。4.中断向量表8086微处理器设置有256个中断向量，排列在主存0000H03FFH区域中，如图1-18所示，其作用将在下一节介绍。,8.2.28086中断处理过程,中断处理过程如图8-6所示，可分为如下几个步骤：取中断类型码；CPU将状态标志寄存器的内容、CS和IP压栈保护；清除IF和TF标志，禁止硬件中断和单步中断；取中断向量表中4n单元的字内容送入IP，取4n+2单元的字内容送入CS；转中断服务程序。中断服务程序执行完后，返回原来被中断的程序，中断返回由指令IRET来实现。,图8-6,8.3中断控制器82C59A,82C59A是一种可编程中断控制器，具有很强的中断管理功能，其特点如下：可管理8级中断，通过级联可扩充至64级；可实现对任意一级中断源单独屏蔽；具有多种中断优先权管理方式；中断响应后，能向CPU提供中断源的中断类型码。可通过编程方式设置多种工作方式，其中包括完全嵌套、自动循环、特殊循环、特殊屏蔽及查询等方式。8.3.182C59A引脚与内部结构8.3.2中断优先级管理与中断结束方式8.3.382C59A编程使用,8.3.182C59A引脚与内部结构,1.82C59A引脚功能82C59A有28个引脚，如图8-7所示，采用双列直插式封装，单一+5V电源，各引脚功能如下：CS：片选信号，输入，低电平有效。WR：写命令，输入，低电平有效，向82C59A写入数据。RD：读命令，输入，低电平有效，对82C59A进行读操作。D7D0：数据线，双向，三态，与外部数据总线连接，输入输出数据。,图8-7,CAS2CAS0：级联信号，主82C59A用作输出，从82C59A用作输入。主82C59A通过该信号线输出从82C59A的编码，以确定哪一个从82C59A的请求被响应。SP/EN：有双重功能。当82C59A工作在缓冲模式时作为输出，控制缓冲器的传送方式。数据从CPU送往82C59A时，SP/EN输出高电平；数据从82C59A送往CPU时，SP/EN输出低电平。当82C59A工作在非缓冲模式时，作为输入，指定82C59A是主片还是从片。为高电平表示主82C59A，低电平表示从82C59A。IR0IR7：中断请求信号，输入，高电平有效。INT：中断请求信号，输出，高电平有效，向CPU发中断请求信号INTA：中断响应信号，输入，低电平有效。A0：地址线，用于82C59A内部寄存器的选择，连接外部地址线A0或A1。,2.82C59A的内部结构82C59A的内部组成如图8-8所示，由8个部分组成。（1）数据总线缓冲器是一个8位双向三态缓冲器，与外部总线连接，传送CPU的控制命令（ICW、OCW），返回状态信息。（2）读/写控制电路有两个端口地址，用A0来选择。接收CPU送来的初始化命令字（ICW）和操作命令字（OCW），或者将内部状态信息送CPU。功能选择如表8-2所示。（3）级联缓冲器/比较器用于多片82C59A的级联控制。在与系统总线连接时有两种工作方式。,图8-8,缓冲方式：82C59A通过总线缓冲器与系统总线连接。其中SP/EN引脚与总线驱动器的允许端连接。当EN=0时，表示82C59A通过缓冲器输出数据；EN=1时，表示CPU向82C59A写数据。级联方式：一片82C59A为主片，其余为从片。主片的CAS0CAS2作为输出，连接到每一个从片上，用以从片选择。从片的INT与主片的IRx连接，主片的INT与CPU的INTR连接。主/从芯片由SP/EN端控制，SP接高电平表示主82C59A，反之为从82C59A。主片82C59A在第一个INTA响应周期通过CAS0CAS2输出识别码，从82C59A在第二个INTA响应周期输出中断类型码。（4）中断请求寄存器IRRIRR是一个8位的寄存器，用来存储从外部输入的中断请求信号IR0IR7。输入信号的触发方式有两种，一是“正跳”边沿触发，另一种是“高电平”电平触发，可编程选择。高电平必须保持到第一个INTA有效之后，否则会丢失中断请求信号。,（5）中断服务寄存器ISRISR是一个8位的寄存器，用来存储正在处理的中断级别。当CPU在为某一中断源服务时，ISR中相应的位置1；当ISR为全0时，表示CPU执行的是主程序。（6）中断屏蔽寄存器IMRIMR是一个8位的寄存器，存放CPU送来的屏蔽字。当某一位置1时，表示该位被屏蔽；清0时，允许中断请求。（7）优先权判别器PR用来管理和识别各中断源的优先级别，对IRR中未被屏蔽的中断请求和ISR中正在服务的中断进行优先比较，根据编程设定的优先级方式选出优先级最高者，并使82C59A的INT输出高电平，向CPU发中断请求信号。,（8）控制逻辑根据PR的判断，向CPU发中断请求信号INTR。CPU响应后，接收CPU发送的两个响应信号。在接收到第二个响应信号时，输出中断类型码，并将ISR中的相应位置1，清除INT信号。,8.3.2中断优先级管理与中断结束方式,1.中断优先级管理82C59A具有4种中断优先级管理方式，可通过编程来选择。（1）普通完全嵌套方式是一种固定优先级管理方式，初始化后自动进入，IR0优先级最高，IR7最低。高一级的中断请求可以中断低一级的中断服务程序，而不响应低级和同一级的中断请求。将ICW4中SFNM清0，实现完全嵌套优先级方式的设置。（2）特殊完全嵌套方式特殊全嵌套方式允许同一级中断请求中断当前的服务程序。主要用在多片级联的情况下，当主片工作在特殊全嵌套方式时，从片上又有更高级的中断请求时，主片予以响应。对于主片来说，是同一级的中断嵌套。,（3）自动循环方式是当某一中断请求处理完后，其优先级自动降为最低，而排列在后面的一个升为最高，其余依次类推。该方式可以在两种情况下设置，一是在中断服务程序的末尾发一条普通EOI循环命令，二是在主程序或中断服务程序中发置位/复位EOI自动循环命令。（4）优先级特殊循环方式是当某一中断请求处理完后，由程序设定某一中断源为最低优先级，其后为最高优先级。将操作命令字OCW2中的R、SL位置1，由L2L0确定最低优先级的中断源。2.中断结束方式中断结束是指对中断服务寄存器ISR中相应位的处理。当某一中断服务结束时，ISR中的相位必须清0，其方法有三种。,（1）自动EOI结束方式是在82C59A接到第二个中断响应信号INTA后，自动将ISR寄存器中的相应位复位，好象中断处理已经结束。该方式只适用于单一82C59A和没有中断嵌套的情况。在初始化时将ICW4中的AEOI位置1，可设置自动EOI结束方式。（2）普通中断结束方式用于完全嵌套的工作方式，在中断服务结束时向82C59A发一条中断结束命令EOI，使ISR中优先级最高位清0。可通过命令字使OCW2中的R、SL、EOI置为001来设置。（3）特殊中断结束方式用于非完全嵌套方式。是在中断服务程序结束之前向82C59A发一特殊EOI命令字，以确定对ISR中哪一位清0。可通过OCW2中的R、SL、EOI置为011来设置，由L2L0指明中断结束位。在级联方式下如果对从片采用命令结束方式，不管使用哪一种方式，都必须发两次EOI命令，一次用于主片，另一次用于从片。,3.中断屏蔽方式（1）普通屏蔽方式通过中断屏蔽寄存器IMR中的某些位置1，来屏蔽相应的中断请求，通过操作命令字OCW1来设置。（2）特殊屏蔽方式是指在执行中断服务程序的过程中，允许优先级别低的中断请求中断现行高一级的中断服务程序。除了被IMR屏蔽的中断源外，82C59A对任何级别的中断请求都予以响应。特殊屏蔽方式可通过OCW3来设置，当ESMM、SMM置为11时进入特殊屏蔽方式。其后，将IMR中与现行中断源对应的位置1，同时也使ISR中的相应位清0，即可完全开放低级中断请求。4.优先级循环方式（1）固定优先级在固定优先级中，IR0级别最高，IR7级别最低，始终不变。,（2）普通循环方式82C59A收到EOI命令后，ISR寄存器中正在服务的中断源的标志位清“0”，并赋予最低优先级，其后中断源为最高优先级。（3）特殊EOI循环方式通过编程来指定最低优先级中断源，其余顺序排序。通过置OCW2中的R、SL、EOI为111来设置，由L2L0位指定最低优先级中断源。5.中断请求触发方式（1）电平触发方式向82C59A的IRi提供高电平信号，使IRR中相应位置1。在中断请求响应后，应及时撤消高电平信号，以免重复响应。（2）边沿触发方式是由IRi端出现的一个由低电平到高电平的跳变信号触发。,（3）查询方式通过查询来了解82C59A有没有中断请求。首先向82C59A发中断查询字，82C59A收到后，生成查询字，提供最高优先级中断源的序号，其格式如图8-9所示。其中I=1，表示有中断请求，W2W0表示当前最高优先级的中断源。,图8-9,8.3.382C59A编程,1.编程命令字涉及7个寄存器，分为两组，即初始化命令字（ICW1ICW4）和操作命令字（OCW1OCW3）。（1）初始化命令字ICW1ICW482C59A初始化编程是通过预置命令字ICW1ICW4来实现的，且须顺序设置。由地址A0选择两个端口。若82C59A编程为级联方式，对ICW3必须编程。ICW1：端口地址A0=0，各位的功能如图8-10所示。在级联方式下，无论主82C59A，还是从82C59A，SNGL位均为0。,ICW2：紧跟ICW1之后，端口地址A0=1，用来设定8个中断源的类型码。其中高5位通过T7T3给出，最低3位由IRi引脚序号决定。例如D7D3设定为00001B，则IR0IR7的中断类型码为08H0FH。各位的功能如图8-11所示。,图8-10,图8-11,ICW3：主/从82C59A初始化命令字，多片级联时写入，A0=1。主82C59A中ICW3的哪一位为1，表示相应输入端接有从82C59A。从82C59A的ICW3仅使用低3位，表示连接到主8259CIRi的序号0。两个ICW3的功能如图8-12所示。ICW4：方式命令字，用来设定82C59A的工作模式，只有在ICW1的D0=1且A0=1时写入，其格式与功能如图8-13所示。,图8-12,综上所述，82C59A的初始化过程如图8-14所示。ICW1和ICW2必须写入，ICW3仅在多片级联时写入，而ICW4由ICW1中的D0位决定是否写入。,图8-13,图8-14,（2）操作命令字OCW1：中断屏蔽操作命令字，地址A0=1时写入中断屏蔽寄存器IMR中。某一位为1，表示屏蔽相应的IRi。格式如图8-15所示。OCW2：优先循环方式与中断结束方式命令字。地址A0=0，D4D3=00时，写入，其格式与功能如图8-16所示。R是优先级方式控制位。R=1，循环优先级；R=0，固定优先级。SL：表示L2L0是否有效。SL=1时，L2L0有效，按其编码指定IRi；SL=0时，L2L0无效。EOI：中断结束命令位，在采用非自动中断结束命令时，EOI=1表示中断结束命令，使当前中断源在ISR中的标志位清0。,图8-15,图8-16,（3）OCW3：特殊屏蔽与查询方式命令字，用来设置殊屏蔽方式、中断查询方式和内部寄存器读操作。地址A0=0，D4D3=01时写入，其格式与功能如图8-17所示。当D6D5=11时，设置特殊屏蔽方式；D6D5=10时，恢复成一般屏蔽方式。P是查询标志位，P=1时82C59A工作在查询方式，查询外部中断请求；当P=0时，82C59A处于读内部寄存器状态。置P、RR、RIS为010时，可读IRR，置P、RR、RIS为011时，可读ISR。,图8-17,2.编程举例【例8-1】在某微机系统中有一片82C59A，I/O地址为20H和21H，8个中断源的中断类型码为08H0FH，采用边沿触发，非缓冲器与命令结束方式，一般完全嵌套中断优先级，系统连接如图8-18所示。解：首先按照题目要求确定控制命令字，对82C59A初始化，然后设置操作命令字，程序如下：,图8-18,MOVAL，00010011BOUT20H，AL；写入ICW1，边沿触发，需要ICW4MOVAL，00001000BOUT21H，AL；写入ICW2，设置中断类型码MOVAL，00000001HOUT21H，AL；写入ICW4，置非缓冲方式，一般完全嵌套，8086模式初始化完成后82C59A开始工作，可响应外部中断请求。这时可写入操作命令字，设置中断屏蔽字，控制某中断源的允许与禁止，也可读IRR、ISR的状态。比如，设置IR0、IR1、IR5、IR7中断允许，其余禁止，程序如下：MOVAL，01011100BOUT21H，AL；写入OCW1，IR0、IR1、IR5、IR7中断允许,又如读取IRR和ISR的状态，程序如下：MOVAL，00001010BOUT20H，AL；写入OCW3，准备读寄存器IRRINAL，20H；读寄存器IRRMOVAL，00001011OUT20H，AL；写入OCW3，准备读寄存器ISRINAL，20H；读寄存器ISR命令结束，中断返回，程序如下：MOVAL，00100000BOUT20H，AL；写入OCW2，EOI置1，使寄存器ISR相应位清0IRET,【例8-2】在某一32位微机系统中，有两块82C59A级联，从82C59A中INT接主82C59A的IR2；主82C59A采用缓冲工作方式，从82C59A采用非缓冲工作方式，主82C59A的IR0的中断类型码为08H，从82C59A的IR0的中断类型码为20H，试画出逻辑图，编写初始化程序。解：设主82C59A的I/O地址为08H和0CH，从82C59A的I/O地址为00H和04H，电路设计如图8-19所示，CPU的地址A2接82C59A的地址A0，初始化程序如下：；主82C59A初始化MOVAL，00011001BOUT08H，AL；写入ICW1MOVAL，00001000BOUT0CH，AL；写入ICW2MOVAL，00000100BOUT0CH，AL；写入ICW3,图8-19,MOVAL，00011101BOUT0CH，AL；写入ICW4；从82C59A初始化MOVAL，00010001BOUT00H，AL；写入ICW1MOVAL，00010000BOUT04H，AL；写入ICW2MOVAL，00000010BOUT04H，AL；写入ICW3MOVAL，00000001BOUT04H，AL；写入ICW4STI,8.4多功芯片82380及在中断控制中的应用,8.4.182380内部中断控制器8.4.2内部寄存器与中断控制器编程,8.4.182380内部中断控制器,1与微处理器的连接在82380的总线接口模块中，32位数据总线和地址总线直接与80386/80486的相应信号线连接，控制信号线用于支持系统中不同的总线操作。由于82380可与80386/80486共享局部总线，所以访问82380时，有与80386/80486相同的数据、地址和控制信号线。2内部中断控制器的组成与控制逻辑（1）基本组成内部设有3个与82C59A功能等效的中断控制器，彼此级联，如图8-21所示。3个中断控制器有15个外部和5个内部中断请求线。每个输入端又可与一个82C59A级联，因此82380最多可以处理120个外部中断请求。,图8-2182380内部中断控制器,在图8-21中有三级82C59A，即A、B、C三级。C级的INT连接到B级的，B级的INT连接到A级的。三级控制器基本相同，唯一的区别是A级多了一个，用于连接特殊的ICW2中断请求输入。这样，共有15个外部中断请求输入端：、，5个内部中断输