CPU功能模块和时钟模块PPT课件

第三章：中央处理器功能模块和时钟模块，中央处理器模块包括：输入缩放移位器、中央算术逻辑单元和乘法单元等。图3.1 CPU模块输入缩放移位器的功能结构该单元将程序/数据存储器中的16位数据调整为32位数据，并将其发送至中央算术逻辑单元(CALU)。因此，输入缩放移位器的16位输入连接到数据总线，32位输出连接到CALU单元。输入缩放移位器在算术缩放和逻辑运算设置中非常有用。输入缩放移位器将输入数据向左移位0-15位。向左移位时，输出的最低有效位(LSB)为0，最高有效位(MSB)根据状态寄存器ST1寄存器中SXM位的值(符号扩展方法)决定是否执行符号扩展。当sxm=1时，高位被符号扩展；当sxm=0时，高位用0填充。移位数由指令中包含的常数或临时寄存器中的值指定(TREG)。乘法单元的乘法单元主要由乘法器、乘积寄存器和乘积移位寄存器组成。1616位硬件乘法器在一个机器周期内产生32位有符号或无符号乘积。除了无符号乘法指令(MPYU)之外，所有乘法指令都执行有符号乘法运算，即相乘后的两个数作为二进制的补码，运算结果是二进制的32位补码。乘法器接收两个乘法器，一个来自16位临时寄存器(TREG)，另一个通过数据读取总线来自数据存储器(DRDB)，或者通过程序读取总线来自程序存储器(PRDB)。乘法后，32位乘积结果存储在乘积寄存器(PREG)中。产品移位寄存器以四种移位方式处理产品结果，并将结果发送到CALU。treg，3，3.1.3中央算术逻辑部分，这部分主要由中央算术逻辑单元CALU、累加器和输出缩放移位器组成。1.中央算术和逻辑单元CALUCALU实现大多数算术和逻辑运算功能。大多数功能只需要一个时钟周期。这些运算功能包括加法/减法、布尔运算、移位和位周期。因为CALU可以执行布尔运算，所以控制器具有位运算功能。CALU的移位位和位周期在累加器中完成。一旦操作在CALU完成，操作结果将被传送到累加器，在累加器中执行额外的操作，如移位。CALU有两个输入，一个由累加器提供，另一个由乘积移位寄存器或输入数据缩放移位器提供。蓄能器(ACC)当在CALU的操作完成时，结果被发送到蓄能器，并且在蓄能器中执行单个换档或循环操作。累加器的高位字和低位字中的任何一个都可以被发送到输出数据缩放移位器，在这个缩放移位之后，它被存储在数据存储器中。累加器相关的状态位和分支指令位于状态寄存器ST0和ST1中。进位标志位C溢出模式标志位OVM溢出标志位OV测试/控制标志位TC3输出数据缩放移位器输出数据缩放移位器输入是累加器输出的32位数据，将累加器输出的内容向左移位0-7位，然后将移位器的高位字或低位字存储到数据存储器中(带有SACH或SACL指令)。在此过程中，蓄能器的内容保持不变。5，3.1.4辅助寄存器算术单元(ARAU)，完全独立于中央算术逻辑单元，在图3.2中显示为ARAU和相关逻辑。ARAU的主要功能是在CALU运行时在八个辅助寄存器AR7-AR0中执行算术运算。八个辅助寄存器提供强大灵活的间接寻址能力。数据存储器的64K字空间中的任何单元都可以通过使用ARAU的16位地址来访问。图3.2辅助寄存器算术单元arau，6，arau的八个辅助寄存器提供了强大而灵活的间接寻址能力。通过使用辅助寄存器中的16位地址，可以访问数据存储器的64K字空间中的任何单元。除了寻址数据存储器之外，ARAU还可用于其他目的：(1)通过CMPR指令和辅助寄存器支持条件转移、调用和返回；(2)使用辅助寄存器作为临时存储单元；(3)使用辅助寄存器对软件进行计数。根据需要加1或减1。状态寄存器ST0和ST1的状态寄存器ST0和ST1包含在数字信号处理器操作期间的各种状态和控制位。ST0和ST1对于控制和编程非常重要！ST0、ST1，两个寄存器的内容可以被读出并保存到数据存储器(SST指令)，或者从数据存储器读出并加载到ST0和ST1(LST指令)，从而在调用子程序或进入中断时实现各种中央处理器状态的保存。当使用SETC指令和CLRC指令时，ST0和ST1中的每个位都可以单独置位或清零。8，地址解析程序(第15-13位):由辅助寄存器间接寻址的指针，选择当前8个辅助寄存器之一。ST0，OV(位12):溢出标志位。用于指示溢出是否发生在CALU。如果发生溢出，该位保持1。OVM(位11):溢出模式标志位=0，结果累加器正常溢出。=1时，累加器根据溢出条件设置为其最大正值或负值。INTM(位9):中断主开关位=1，所有可屏蔽中断禁用=0，所有可屏蔽中断有效。DP(位8-0):数据存储器页指针，9位DP和指令中的7位构成16位数据存储器的直接地址。ARB(位15-13):辅助寄存器指针缓冲器。当地址解析协议被加载到ST0时，原始地址解析协议被复制到地址解析协议中，或者地址解析协议可以被复制到地址解析协议中。ST1，CNF(位12):片内DARAM配置位=0，片内DARAM映射到数据存储区；=1，片内DARAM映射到程序存储区。TC(位11):测试/控制标志位。根据被测位的值，该位设置为1或清0。SXM(位10):符号扩展模式位，决定计算中是否使用符号扩展：=1，当数据通过比例移位器传输到累加器时，将产生符号扩展；=0，则不生成符号扩展。当加法结果产生进位时，c中的进位标志位：(位9)设置为1，当减法结果产生借位时，该位清0。ST1，XF(位4):XF引脚状态位，XF是数字信号处理器的通用引脚。该位反映XF引脚的状态，其1和0与XF引脚的逻辑高电平和低电平一致。由指令SETC设置为1，由指令CLRC清除为0。PM(位1-0):乘积移位模式00-乘法器的32位乘积不移位，直接进入CALU。01-preg在左移1位后被加载到CALU，最低位被填充0；在10-preg向左移位4位后，它被加载到CALU，而较低的4位用0填充。11-preg输出为符号位扩展，并向右移动6位。锁相环时钟模块和低功耗模式LF240 xDSP与锁相环电路片内集成。工作频率较高的片内时钟可以由频率较低的外部时钟合成。这样，可以相对减少印刷电路板级的电磁干扰，使硬件系统更容易实现，系统性能更好。锁相环可以看作一个片上外设，连接到片上外设总线，提供数字信号处理器所需的各种时钟信号，并控制低功耗操作。LF240 xDSP有三个与时钟模块相关的引脚：(1)XTAL1/CLKIN:外部基准晶振至片内振荡器输入引脚；如果使用外部振荡器，外部振荡器的输出必须连接到此引脚。(2)XTAL2:驱动外部晶体振荡器的片内锁相环振荡器的时钟输出引脚；(3)时钟输出或通用输入/输出引脚。CLKOUT可用于输出中央处理器时钟或看门狗定时器时钟，该时钟由系统控制状态寄存器SCSR1的位14(CLKSRC)决定。当该引脚不用于时钟输出时，可用于通用输入/输出。图3.3锁相环的时钟模块电路有两种时钟工作模式：(1)内部时钟：外部基准晶振片上锁相环(锁相环)电路共同构成系统时钟电路。(2)外部时钟：一个独立的外部时钟连接到XTAL1/CLKIN引脚，内部时钟振荡器被旁路。XTAL 2、XTAL 1、XTAL、OSC、锁相环F1、锁相环F2、锁相环、锁相环乘法器选择、CLKOUT、FIN、SCSR1、11:9、数控、外部时钟、0-3.3V、3.2.1锁相环(锁相环)1。锁相环的时钟模块电路如图所示锁相环支持将输入时钟频率的0.54倍乘以功率，该频率由系统控制状态寄存器(SCSR1)的位119决定。如表3.1所示。表3.1PLL乘法器选择”，14，2。外部滤波电路环路外部滤波电路用于抑制信号抖动和电磁干扰，以将其影响降至最低。滤波器环路连接到PLLF和PLF2引脚，由R1、C1和C2组成。C1和C2必须是非极性的，参数根据振荡器频率确定。请参考教科书的表3.3。由于电路中有大量的噪声，如何使滤波效果最佳，在设计中，有必要通过实验来确定滤波器的环路元件。VDD、VSS、PLLVCCA、时钟模块、锁相环F1、锁相环F2、R1、C2、C1、可选低通滤波器环路、滤波器环路、图3.4外部滤波器电路、附加注意事项：1)所有连接到锁相环的印刷电路板导体尽可能短；2)旁路电容器(0.01-0.1uF的陶瓷电容器)，与电源紧密连接。3)可选的低通滤波器可以提高抖动性能，减少电磁干扰；4)被电线和设备包围的回路面积应小，以减少干扰；通过在复位期间拉低TRST、TMS和TMS2引脚，可以将锁相环旁路模式设置为片内锁相环旁路模式。这样，不仅可以实现锁相环旁路，还可以实现锁相环时钟预置。在这种工作模式下，更改寄存器SCSR1的位11-9无效。此时，改变系统时钟的唯一方法是改变输入时钟频率。系统时钟与外部输入时钟相同。例如，要获得30兆赫的时钟速度，必须提供30兆赫的时钟CLKIN。这样，不需要外部过滤元件。锁相环旁路模式下的时钟规格如下：(1)使用内部时钟模式时，最小和最大时钟频率分别为4兆赫和20兆赫。(2)使用外部时钟模式时，最小和最大CLKIN频率分别为4兆赫和30兆赫(2407A为40兆赫)。看门狗定时器时钟WDCLK用于为看门狗提供时钟源。WDCLK来自中央处理器的CLKOUT，它确保即使中央处理器处于空闲1或空闲2模式(低功耗模式，参见3.2.3)，看门狗定时器也能连续计数。WDCLK由看门狗定时器的外设产生，其计算公式为：WDCLK=CLKOUT/512当中央处理器挂起信号有效时，WDCLK将停止。这可以通过停止时钟分频的时钟输入来实现(WDCLK由CLKIN获取)。17，3.2.3低功耗模式LF240 x IDLE(睡眠)指令可关闭中央处理器时钟，进入睡眠状态，并节省能耗。中央处理器退出睡眠状态：并接收中断请求或复位。1.时钟域LF240 x有两个时钟域：(1)中央处理器时钟域：包含大多数中央处理器逻辑的时钟；(2)系统时钟域：包括外围时钟(来自CLKOUT分频)和用于中央处理器中断逻辑的时钟。空闲1模式：中央处理器时钟域停止，系统时钟域继续运行。空闲2模式：停止中央处理器时钟域和系统时钟域，进一步降低功耗。暂停模式：振荡器(即锁相环的时钟输入)和时钟时钟关闭。当执行IDLE指令时，SCSR1的13和12位指示进入哪种低功耗模式：00-中央处理器进入IDLE1模式01-中央处理器进入IDLE2模式1X-中央处理器进入HALT模式，功耗，18，2。唤醒低功耗模式(1)复位信号会导致设备退出空闲模式。(2)外部中断外部中断XINTx使设备能够退出低功率模式，但不能退出HALT模式。(3)唤醒中断某些外设能够启动设备时钟，然后产生一个中断来响应某些外部事件。例如通信线路上的动作。例如，一个控制器局域网唤醒中断可以声明一个控制器局域网错误中断请求，即使没有时钟运行。3.退出低功耗模式的外部中断可用于唤醒工作在低功耗模式的器件。唤醒动作(以及后续的设备动作)是基于所请求的外设中断是否在外设级被启用而执行的。与请求的外设中断相关联的IMR.n位是否已启用。ST0寄存器中INTM位的状态。19，3.2.4片内闪存断电和通电在进入HALT模式之前，片内闪存模块可以断电，这将使电流消耗最小化。以下是关闭闪存模块的步骤。；闪存模块断电程序。设置差压=0SPLK#0008h，60h；将0008h设置为将闪存置于断电模式输出60h，# 0ff0fh将闪存置于控制寄存器访问模式LACL # 0h；0000h是地址TBLW60h流水线控制寄存器；写操作可以关闭