常用PCB封装图解

常用集成电路芯片封装图doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。PCB 元件库命名规则 2.1 集成电路（直插） 用 DIP-引脚数量+尾缀来表示双列直插封装 尾缀有 N 和 W 两种,用来表示器件的体宽 N 为体窄的封装，体宽 300mil,引脚间距 2.54mm W 为体宽的封装, 体宽 600mil,引脚间距 2.54mm 如：DIP-16N 表示的是体宽 300mil,引脚间距 2.54mm 的 16 引脚窄体双列直插封装 2.2 集成电路（贴片） 用 SO-引脚数量+尾缀表示小外形贴片封装 尾缀有 N、M 和 W 三种,用来表示器件的体宽 N为体窄的封装，体宽 150mil,引脚间距 1.27mm M 为介于 N 和 W 之间的封装，体宽 208mil,引脚间距 1.27mm W 为体宽的封装, 体宽 300mil,引脚间距 1.27mm 如：SO-16N 表示的是体宽 150mil，引脚间距 1.27mm 的 16 引脚的小外形贴片封装 若 SO 前面跟 M 则表示为微形封装，体宽 118mil,引脚间距 0.65mm 2.3 电阻 2.3.1 SMD 贴片电阻命名方法为：封装+R 如：1812R 表示封装大小为 1812 的电阻封装 2.3.2 碳膜电阻命名方法为：R-封装 如：R-AXIAL0.6 表示焊盘间距为 0.6 英寸的电阻封装 2.3.3 水泥电阻命名方法为：R-型号 如：R-SQP5W 表示功率为 5W 的水泥电阻封装 2.4 电容 2.4.1 无极性电容和钽电容命名方法为：封装+C 如：6032C 表示封装为 6032 的电容封装 2.4.2 SMT 独石电容命名方法为：RAD+引脚间距 如：RAD0.2 表示的是引脚间距为 200mil 的 SMT 独石电容封装 2.4.3 电解电容命名方法为：RB+引脚间距/外径 如：RB.2/.4 表示引脚间距为 200mil, 外径为 400mil 的电解电容封装 2.5 二极管整流器件 命名方法按照元件实际封装，其中 BAT54 和 1N4148 封装为 1N4148 2.6 晶体管 命名方法按照元件实际封装，其中 SOT-23Q 封装的加了 Q 以区别集成电路的 SOT-23 封装， 另外几个场效应管为了调用元件不致出错用元件名作为封装名 2.7 晶振 HC-49S,HC-49U 为表贴封装，AT26,AT38 为圆柱封装，数字表规格尺寸 如：AT26 表示外径为 2mm，长度为 8mm 的圆柱封装 2.8 电感、变压器件 电感封封装采用 TDK 公司封装 2.9 光电器件 2.9.1 贴片发光二极管命名方法为封装+D 来表示 如：0805D 表示封装为 0805 的发光二极管 2.9.2 直插发光二极管表示为 LED-外径 如 LED-5 表示外径为 5mm 的直插发光二极管2.9.3 数码管使用器件自有名称命名 2.10 接插件 2.10.1 SIP+针脚数目+针脚间距来表示单排插针，引脚间距为两种：2mm，2.54mm 如：SIP7-2.54 表示针脚间距为 2.54mm 的 7 针脚单排插针 2.10.2 DIP+针脚数目+针脚间距来表示双排插针，引脚间距为两种：2mm，2.54mm 如：DIP10-2.54 表示针脚间距为 2.54mm 的 10 针脚双排插针 2.10.3 其他接插件均按 E3 命名 2.11 其他元器件 详见Protel99se 元件库清单 3 SCH 元件库命名规则 3.1 单片机、集成电路、二极管、晶体管、光电器件按照器件自有名称命名 3.2 TTL74 系列和 COMS 系列是从网上找的元件库，封装和编码需要在画原理图时重 新设定 3.3 电阻 3.3.1 SMD 电阻用阻值命名，后缀加-F 表示 1%精度，如果一种阻值有不同的封装，则在名 称后面加上封装 如：3.3-F-1812 表示的是精度为 1%，封装为 1812，阻值为 3.3 欧的电阻 3.3.2 碳膜电阻命名方法为：CR+功率-阻值 如：CR2W-150 表示的是功率为 2W，阻值为 150 欧的碳膜电阻 3.3.3 水泥电阻命名方法为：R+型号-阻值 如：R-SQP5W-100 表示的是功率为 5W，阻值为 100 欧的水泥电阻 3.3.4 保险丝命名方法为：FUSE-规格型号，规格型号后面加 G 则表示保险管 如：FUSE-60V/0.5A 表示的是 60V,0.5A 的保险丝 3.4 电容 3.4.1 无极性电容用容值来命名，如果一种容值有不同的封装，则在容值后面加上封装。 如：0.47UF-0805C 表示的是容值为 0.47UF，封装为 0805C 的电容 3.4.2 SMT 独石电容命名方法为：容值-PCB 封装 如：39PF-RAD0.2 表示的是容值为 39PF，引脚间距为 200mil 的 SMT 独石电容 3.4.3 钽电容命名方法为：容值/耐压值，如果参数相同，只有封装不同，则在耐压值后面加 “_封装” 如：220UF/10V 表示的是容值为 220UF，耐压值为 10V 的钽电容 3.4.4 电解电容命名方法为：容值/耐压值_E 如：47UF/35V_E 表示的是容值为 47UF，耐压值为 35V 的电解电容 3.5 晶振 3.5.1 用振荡频率作为 SCH 名称 3.6 电感 3.6.1 用电感量作为 SCH 名称，如果电感量相同，封装不同，则在电感量后面加封装来区 分 如：22UH-NLFC3225表示电感量为 22UH，封装为 NLFC3225 的电感 3.7 接插件 3.7.1 SCH 命名和 PCB 命名一致 3.8 其他元器件 3.8.1 命名详见Protel99se 元件库清单显示字数： 500 1000 1500 3000 4500三极管封装图PSDIP PLCC DIPDIP-TABLCCLDCCLQFPLQFPFTO220HSOP28ITO220ITO3PPDIPBQFPPQFPPQFPQFPSC-70SDIPSIPSOSOD323SOJSOJSOT143 SOT223SOT223SOT23SOT343SOTSOTSOT523SOT89SSOPSSOPSTO-220TO18TO220TO247TO252TO264TO3TO52TO71TO78TO8TO92TO93PCDIPJLCCTO72STO-220TO99AX14TO263SOT89SOT23SOPSNAPTKFGIPTQFPTSOPTSSOPZIP常见集成电路（IC）芯片的封装金属圆形封装 TO99最初的芯片封装形式。引脚数8-12。散热好，价格高，屏蔽性能良好，主要用于高档产品。引脚数3 -16。散热性能好，多用于大功率器件。PZIP(Plastic Zigzag In-line Package)塑料ZIP型封装SIP(Single In-line Package)单列直插式封装引脚中心距通常为2.54mm，引脚数2 -23，多数为定制产品。造价低且安装便宜，广泛用于民品。DIP(DualInline Package)双列直插式封装绝大多数中小规模 IC均采用这种封装形式，其引脚数一般不超过100个。适合在PCB板上插孔焊接，操作方便。塑封DIP应用最广泛。SOP(Small Out-Line Package) 双列表面安装式封装引脚有J形和L形两种形式，中心距一般分1.27mm和0.8mm两种，引脚数8-32。体积小，是最普及的表面贴片封装。PQFP（Plastic Quad Flat Package）塑料方型扁平式封装芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。适用于高频线路，一般采用SMT技术在PCB板上安装。PGA(Pin Grid Array Package)插针网格阵列封装插装型封装之一，其底面的垂直引脚呈阵列状排列，一般要通过插座与PCB板连接。引脚中心距通常为2.54mm，引脚数从64 到447 左右。插拔操作方便，可靠性高，可适应更高的频率。芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。插拔操作更方便，可靠性高，可适应更高的频率。BGA(Ball Grid Array Package)球栅阵列封装表面贴装型封装之一，其底面按阵列方式制作出球形凸点用以代替引脚。适应频率超过100MHz，I/O引脚数大于208 Pin。电热性能好，信号传输延迟小，可靠性高。引脚从封装的四个侧面引出，呈J字形。引脚中心距1.27mm，引脚数18-84。 J 形引脚不易变形，但焊接后的外观检查较为困难。PLCC(Plastic leaded Chip Carrier) 塑料有引线芯片载体陶瓷封装。其它同PLCC。CLCC(Ceramic leaded Chip Carrier)陶瓷有引线芯片载体LCCC(leaded Ceramic Chip Carrier) 陶瓷无引线芯片载体芯片封装在陶瓷载体中，无引脚的电极焊端排列在底面的四边。引脚中心距1.27mm，引脚数18-156。高频特性好，造价高，一般用于军品。COB(Chip On Board) 板上芯片封装裸芯片贴装技术之一，俗称 “软封装”。IC芯片直接黏结在PCB板上，引脚焊在铜箔上并用黑塑胶包封，形成“帮定”板 。该封装成本最低，主要用于民品。.SIMM(Single 1n-line Memory Module) 单列存贮器组件通常指插入插座的组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。有中心距为2.54mm (30Pin)和中心距为1.27mm (72Pin)两种规格。LQFP(low profile quad flat package)薄型QFPFP(flat package)扁平封装封装本体厚度为1.4mm。CSP (Chip Scale Package)芯片缩放式封装HSOP 带散热器的SOP芯片面积与封装面积之比超过1：1.14。 DIP,SIP,SOP,TO,SOT元件封裝形式(图)各元器件封装形式图解, 不知道有没有人发过. 暂且放上!CDIP-Ceramic Dual In-Line Package CLCC-Ceramic Leaded Chip Carrier CQFP-Ceramic Quad Flat Pack DIP-Dual In-Line Package LQFP-Low-Profile Quad Flat Pack MAPBGA-Mold Array Process Ball Grid Array PBGA-Plastic Ball Grid Array PLCC-Plastic Leaded Chip Carrier PQFP-Plastic Quad Flat Pack QFP-Quad Flat Pack SDIP-Shrink Dual In-Line Package SOIC-Small Outline Integrated Package SSOP-Shrink Small Outline Package DIP-Dual In-Line Package-双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 PLCC-Plastic Leaded Chip Carrier-PLCC封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸小、可靠性高的优点。 PQFP-Plastic Quad Flat Package-PQFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大规模集成电路采用这种封装形式，其引脚数一般都在100以上。 SOP-Small Outline Package-19681969年菲为浦公司就开发出小外形封装（SOP）。以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。 常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。 按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。 两引脚之间的间距分：普通标准型塑料封装，双列、单列直插式一般多为2.540.25 mm，其次有2mm（多见于单列直插式）、1.7780.25mm（多见于缩型双列直插式）、1.50.25mm，或1.270.25mm(多见于单列附散热片或单列V型)、1.270.25mm(多见于双列扁平封装)、10.15mm(多见于双列或四列扁平封装)、0.80.050.15mm(多见于四列扁平封装)、0.650.03mm(多见于四列扁平封装)。 双列直插式两列引脚之间的宽度分：一般有7.47.62mm、10.16mm、12.7mm、15.24mm等数种。 双列扁平封装两列之间的宽度分（包括引线长度：一般有66.5mm、7.6mm、10.510.65mm等。 四列扁平封装40引脚以上的长宽一般有：1010mm(不计引线长度)、13.613.60.4mm(包括引线长度)、20.620.60.4mm(包括引线长度)、8.458.450.5mm(不计引线长度)、14140.15mm（不计引线长度）等。在安全生产高压态势下，他由测量施工岗位转战到分公司安全管理工作and due diligence evaluations article 22nd head office, branch (jurisdiction), risk management, marketing management branch within the Departments credit business person assumed responsibility for the supervision and inspection and due diligence evaluations. Article 23rd, Head Office, branches (jurisdiction), risk management, Marketing Management Department through on-site and off-site inspection, investigation report, interviews with investigators for pre-loan investigation work by way of conducting supervision and inspection, quality evaluation pre-loan investigation work, and based on the evaluation results, the implementation of diversity management. 24th the control and inspection (a) the implementation of the credit system: there is no breach of credit policy relating to the granting of credit and the head office; (B) dual credit rating: timeliness of ratings, whether the provisions of the rating, rating results are accurate; (C) the survey contents: data collection is complete,