elecfans.com-8086总线操作、中断系统及总线请求.ppt

8086总线操作、中断系统及总线请求,8086总线操作：8086微处理器与片外存储器或I/O接口进行数据传输时，经BIU执行8086规定的总线操作。8086的中断系统：8086微处理器可处理256种中断。8086总线请求：在一个系统中，若存在多个可控制总线的主模块时，总线使用权的转移存在着一个请求与响应的过程。,8086总线操作,总线周期的组成：8086的基本总线周期为4个时钟周期，每个时钟周期间隔称为一个T状态。,总线周期,总线周期,T1,T1,T2,T3,T4,T2,T3,T4,地址,地址,缓冲,缓冲,数据,数据,CLK,AD,8086总线操作,T1状态：BIU将RAM或I/O地址放在地址/数据复用总线（A/D）上。T2状态：读总线周期：A/D总线为接收数据做准备。改变线路的方向。写总线周期：A/D总线上形成待写的数据，且保持到总线周期的结束(T4)。,8086总线操作,T3,T4:对于读或写总线周期，AD总线上均为数据。Tw:当RAM或I/O接口速度不够时，T3与T4之间可插入等待状态Tw。Ti:当BIU无访问操作数和取指令的任务时，8086不执行总线操作，总线周期处于空闲状态Ti。,8086总线操作,8086最小方式下读写总线周期时序。ALE信号在T1出现，表明一个总线周期开始，选通外部地址锁存器，锁存AD总线上的地址信息。在RD#、WR#等信号的配合下，T3、T4期间完成数据访问。T3上升沿检测READY信号是否有效，无效时在T3与T4间插入等待状态Tw。,（最小方式）,8086最小方式下读总线周期时序,8086最小方式下写总线周期时序,2.8086中断系统,8086微处理器有处理256种中断的能力。每个中断分配给一个中断类型码，在0255之间，用一字节表示，也称为256种类型中断。256种类型中断分为硬件中断和软件中断。硬件中断：外部硬件电路产生的中断。软件中断：8086操作过程中发生异常事件或执行中断指令INTn。,指令/CPU启动的,软件中断（内部）,软件中断（外部）,INTn指令,中断逻辑,断点中断,溢出中断,单步中断,除数为0中断,（3）,（4）,（1）,（0）,非屏蔽中断请求（2）,中断控制器8259A,可屏蔽中断请求,NMI,INTR,8086中断分类图,INTO,INT3,OF=1,TF=1,2.8086中断系统（续）,中断向量与中断向量表中断向量：每种中断处理程序的入口地址称为中断向量。中断向量表：8086将内存最低地址的1K单元作为中断向量表，存放256种中断处理程序的入口地址，每个地址占4字节。中断向量表的分配如下图所示：,03FFH,03FCH,Type225,CS,IP,:,0083H,CS,Type32,IP,0080H,007FH,CS,Type31,IP,007CH,:,CS,Type5,IP,0014H,0013H,CS,Type4,IP,CS,Type3,IP,IP,IP,IP,CS,CS,CS,0010H,000FH,000CH,000FH,0008H,0007H,0004H,0003H,0000H,Type8,Type1,Type0,:,224,保留27个,用户定义,个,8086专用5个,溢出中断,断点中断,非屏蔽中断,单步中断,除数为0,8086/8088中断向量表占内存0000H段,2.8086中断系统（续）,8086对外部硬件中断请求INTR的响应：当INTR有一高电平，即有可屏蔽中断请求。若此时IF=1且当前指令执行完，进入中断响应周期，处理过程如下：INTA#在两个总线周期中分别发出有效信号，第二周期中8086读到中断类型码保护现场：标志寄存器入栈，清除IF和TF标志位，保护断点（下一条指令地址入栈）。,T1,第一个中断响应总线周期,第二个中断响应总线周期,T2,T3,T4,T1,T2,T3,T4,CLK,ALE,LOCK#,INTA#,AD7AD0,TYPE,8086中断响应时序,2.8086中断系统（续）4,8086将中断类型码乘4，得到中断向量表的入口地址，例如：类型码=0CH，中断向量表入口=0030H8086从0030H开始读取4字节中断处理程序的入口地址，前两字节装入IP，后两字节装入CS，8086执行中断处理程序。中断响应过程中8086不响应总线请求。,8086总线请求,在一个系统中，若存在多个可控制总线的主模块时，总线使用权的转移存在着一个请求与响应的过程。最小模式下总线请求：请求信号是HOLD,响应信号是HLDA；8086在每个CLK上升沿检测HOLD信号；当前总线周期结束时HLDA变高，响应请求，8086让出总线控制权。,8086总线请求（续）,最大模式下总线请求：有两个通道请求信号是：RQ#/GT#0和RQ#/GT#1两条引线中的RQ#0和