四人抢答器毕业设计报告

四人抢答器的设计 摘 要 本设计借助于 Quartus 软件在计算机上仿真制作了四人抢答器。在抢 答类竞赛中，通过选手按动按键的先后，判定由哪位选手回答问题，并且 实现倒计时和对选手加减分的功能。 本设计分为四个模块分别设计，每个模块完成不同的功能，分别实现 抢答器的不同功能，各个模块共同作用，以实现整个设计的总体功能。 然后在 Quartus 软件中通过波形仿真， 检验该设计的具体功能与要求 相一致，实现了四人抢答器的相关功能 关键词： Quartus 抢答器 仿真 抢答器电路、倒计时电路、报警电路、 时序控制 I 目录 前言 . 1 第 1 章 绪论 . 2 1.1 抢答器设计要求 . 2 1.2 基本功能 .错误！未定义书签。错误！未定义书签。 1.3 扩展功能 .错误！未定义书签。错误！未定义书签。 第 2 章 单元电路 . 3 2.1 主控制模块 . 3 2.1.1 主要功能 . 3 2.1.2 电路图 . 3 2.1.3 电路图分析 . 错误！未定义书签。错误！未定义书签。 2.2 计分模块 . 3 2.2.1 主要功能 .错误！未定义书签。错误！未定义书签。 2.2.2 电路图 . 5 2.2.3 电路图分析 . 6 2.3 10s 倒计时模块 . 7 2.3.1 主要功能 . 7 2.3.2 电路图 . 7 2.3.3 电路图分析 . 7 2.4 100s 倒计时模块 . 7 2.4.1 主要功能 . 7 2.4.2 电路图 . 8 2.4.3 电路图分析 . 8 2.5 警示音模块 . 9 2.5.1 主要功能 . 9 2.5.2 电路图 . 9 2.5.3 电路图分析 . 9 II 第 3 章 总体设计图 . 10 3.1 抢答器总设计图 . 10 3.2 抢答器工作原理图 . 11 结 论. 12 谢 辞. 15 参考文献 . 15 III 前言 现今，形式多样、功能完备的抢答器已广泛应用于电视台、商业机构、 学校、企事业单位及社会团体组织中，它为各种知识竞赛增添了刺激性、 娱乐性，在一定程度上丰富了人们的业余生活。 对于抢答器我们大家都知道那是用于选手做抢答题时用的，选手进行 抢答，抢到题的选手来回答问题。抢答器不仅考验选手的反应速度同时也 要求选手具备足够的知识面和一定的勇气。选手们都站在同一个起跑线上， 体现了公平公正的原则 。 本文介绍了一种用74 系列常用集成电路设计的高分辨率的4 路抢答 器。该抢答器为全数字集成电路设计，具有分组数多、分辨率高等优点。 该抢答器除具有基本的抢答功能外，还具有优先能力、定时功能及复位功 能。主持人通过控制开关使抢答器达到定时、复位的功能 1 第 1 章 绪论 1.1 抢答器设计要求 实现 4 人抢答时每人的分数累加，倒计时显示答题时间： 每人设置一个抢答按钮。 显示最快抢答选手的编号，并响铃。 选手分数预置为50 分，主持人控制加减分数，每次加减都是1 分。 提前抢答和超时抢答响铃，并显示选手编号。 1.2 基本功能 1、可同时 4 名选手参赛，他们的编号分别为1、2、3、4，各用一个抢 答按钮，按钮编号与选手编号相对应分别为S1、S2、S3、S4。 2、节目支持人设置一个控制开关，用来控制系统的清零和抢答 3、数字抢答器的应具有数码锁存、显示功能。抢答开始后，如果有选手 抢答按钮，编号立即锁存，并在数码管上显示选手的编号，同时扬声器给 出音响提示，封锁输入电路，禁止其他选手抢答。先抢答的选手编号一直 保持到主持人将系统清零为止 1.3 扩展功能 1、定时抢答器功能。抢答器定时为10 秒，主持按下开始键后，定时 器开始工作，开始倒计时，并在显示器上显示出来，同时扬声器发出声响。 2、参赛选手在设定时间内抢答（10s） ，抢答有效，定时器停止工作， 显示器上显示的选手编号和抢答时间，并保持到主持人将系统清零为止。 3、当定时抢答时间已到，还没人抢答，本次抢答无效，系统报警，并 封锁输入电路，禁止选手抢答，时间显示00 2 第 2 章 单元电路 2.1 主控制模块： 2.1.1 主要功能 主控制电路的主要功能有两个：一是分辨出选手按键的先后，并锁存 优先抢答者的编号，供译码显示电路用：二是要使其他选手的按键操作无 效。 2.1.2 电路图： 图 2-1-1 主控制部分电路图 图 2-1-2 主控制部分电路图的封装图 3 2.1.3 电路图分析： 该电路有四个输入和三个输出：EN 为使能端，只有当 EN 为 1 时，该 电路才能正常工作，为0 时输出保持 EN 端变化前的值不变； KCLR 端为 清零端，在新一轮抢答之前给它一段时间高电平，是输出选手号为0； START 端为开始控制，当清零后，给该端口一个上升沿脉冲，“JISHI”端 口变为高电平，控制10s 计时器开始计时，选手就可以抢答了，否则选手 按键无效； S3.0 为四个选手的抢答端口，当有选手按下键时，q3.0 端 口输出选手的号码， sound 置为高电平，控制声音输出。部分波形图如下： 图 2-1-3 主控制部分电路图 2.2 计分模块 2.2.1 主要功能 该部分电路主要是给选手加分或者减分，并将分数保持到下次变更以 前，实现分数的累加、累减。 4 2.2.2 电路原理图 图 2-2-1 计分部分电路图 5 图 2-2-2 计分部分封装电路图 2.2.3 电路原理图分析 该部分电路主要实现对相应选手加分、减分。主要部分用两个74190 组成了一个模 100 计数器，和其他器件共同实现了所要求的功能。 其中， REST 是复位端口，比赛开始时，由主持人（点击按键即可）控 制给其一段时间高电平，使四位选手的分数置为50。CHOSE 端口是选手选 择键，选择抢到答题机会的选手。DNUP 键是加分、减分选择端口，和CLK 端口配合，实现对选手的加分、减分，当DUNP 为 0 时，点击 CLK 键对所选 选手加分， DUNP 为 1 时，点击 CLK 键对所选选手减分。部分仿真波形图如 下： 图 2-2-3 计分部分波形图 6 2.310s 倒计时模块 2.3.1 主要功能： 主持人按下“ START”键时， 10s 倒计时开始，当显示0s 时表示 10s 内无人抢答，则保持0 不变 ，并输出一个报警信号。 2.3.210s 计时部分电路图 VCC 74192 LDN AQA BQB CQC DQD DNCON UPBON CLR inst COUNTER SHIMIAO0 SHIMIAO1 SHIMIAO2 SHIMIAO3 NOT OUTPUTSHIMIAO3.0 EN CLK VCC INPUT VCC INPUT AND3 inst8 OUTPUTSOUND inst1 GND 图 2-3-1 10s 计时部分电路图 inst5 CLK EN SOUND SHIMIAO3.0 SHIMIAOJISHIQI 图 2-2-2 10s 计时部分封装电路图 2.3.3 电路图分析 该部分由一个 74192 组成，实现 10s 倒计时，当 EN 为 1 时开始计时， 当显示 0 时，SOUND 输出高电平，控制声音电路发声。 2.4100s 计时模块 2.4.1 主要功能 主有选手按下抢答键时，100s 倒计时开始，当显示00s 时表示 100s 答题时间已到，则保持00 不变 ，并输出一个报警信号。若在100s 内答题 完毕，由主持人按下主控制电路的CLR 键， 计时器重置为 99。 7 2.4.2计时部分电路图 ： N A N D 4 AND2 inst9 G N D en CLK INPUT VCC INPUT VCC AND3 inst11 VCC NOT LDN AQA BQB CQC DQD DNCON UPBON CLR inst1 COUNTER 74193 i n s t 6 OUTPUTL3.0 L0 L1 L2 L3 SOUNDOUTPUT inst5 i n s t 1 0 A N D 2 i n s t 1 3 N A N D 4 VCC LDN AQA BQB CQC DQD DNCON UPBON CLR inst2 COUNTER 74193 i n s t 8 OUTPUT O R 2 H3.0 G N D H0 H1 H2 H3 图 2-4-1 100s 计时部分电路图 jishiqi enL3.0 CLKSOUND H3.0 inst1 图 2-4-2 100s 计时部分封装电路图 2.4.3电路图分析： 该部分电路主要是由两个74193 计数器组成的模 100 计数器，其时钟 输入端通过一个与门与EN 端口共同配合，控制计时器计时的开始和复位， H、L 端口分别显示时间的高位和地位，当计时器显示00 时，表示答题时 间已到， SOUND 端口输出高电平。其部分波形图如下： 图 2-4-3 计时部分波形图 8 2.5 警示音模块 2.5.1 主要功能 输入信号 01，只输出小于一个时钟周期的高电平。 2.5.2 电路图 XOR AND2 DFFOUTPUT in clk INPUT VCC INPUT VCC PRNPRN D DQ Q CLRNCLRN inst VCC sound inst1 inst3 图 2-4-1 警示音部分电路图 sound insound clk inst3 图 2-4-2 警示音部分封装电路图 2.5.3 电路图分析 clk 为脉冲信号输入端，当in 由低电平变为高电平后，在第一个时钟 脉冲的上升沿时， sound 端口开始输出一个段半个时钟周期的高电平，其 后又变为低电平，以驱动扬声器发出一声警示音。其部分电路图如下： 图 2-4-3 警示音部分波形图 9 第 3 章 总体设计图 3.1 抢答器总设计图 inst DNUP RESET NOP VCC INPUT VCC INPUT VCC INPUT zhukongzhiqi EN CLR START S3.0 INPUT VCC VCC INPUT VCC INPUT INPUT VCC DNUP REST CLK CHOSE3.0 jifenqi D7.0 C7.0 B7.0 A7.0 OUTPUT OUTPUT OUTPUT OUTPUT D7.0 C7.0 B7.0 A7.0 ENq3.0 KCLRSOUND STARTJISHI S3.0 jishiqi inst2 OUTPUTXUANSHOU3.0 CLKINPUT VCC enL3.0 CLK SOUND H3.0 inst1 OR3 OUTPUT OUTPUT L3.0 H3.0 sound inst8 insound clk inst3 OUTPUTSOUND i n s t 7 N O T inst5 AND2 CLK EN SOUND SHIMIAO3.0 OUTPUTSHIMIAO3.0 inst6 SHIMIAOJISHIQI 图 3-1-1 抢答器总体设计图 sirenqiangdaqi DNUP RESET NOP EN CLR START S3.0 CLK inst 图 3-1-2 抢答器总体设计封装图 D7.0 C7.0 B7.0 A7.0 XUANSHOU3.0 L3.0 H3.0 SOUND SHIMIAO3.0 10 3.2 抢答器工作原理 3.2.1 各个端口的含义： 输入 EN CLR START S3.0 CLK REST DNUP NOP 使能端，高电平有效A、B、C、D 输出 选手得分输出 选手号输出 100s 倒计时 声音输出 10s 倒计时 选手号清零，高电平有效XUANSHOU 抢答开始，高电平有效 选手抢答按钮 时钟脉冲 选手分数重置按钮 加分、减分选择 加分、减分脉冲 H、L SOUND SHIMIAO 表 3-2-1 各端口的含义 3.2.2 操作流程及相应波形图 首先，比赛开始时，由主持人按下EN 键，然后按下 CLR 键和 REST 键，分别使选手号为0 和分数显示为 50，此时选手按键不起作用。然后主 持人按下 START 键，抢答开始， 10s 倒计时开始计时，当有选手抢答时， 10s 倒计时结束， 重置为 9，当没有选手抢答时， 则计时器显示 0 时，停止， 扬声器发出一个警示音。由主持人按下START 键，置为 9，开始下一轮抢 答。当某个选手第一个按下抢答按钮时，100s 倒计时器开始计时，当选手 在规定时间内答题正确时，主持将DNUP 键置 0，然后按一下 NOP 键，给 这位选手加一分，若答题错误或超出限定时间，则主持人将DNUP 置 1， 然后按一下 NOP，给这位选手减一分。另外，当超出答题时间时，将会输 出一个高脉冲，使扬声器发出一个警示音。本轮结束后，由主持人按下 START 键，开始下一轮比赛。其工作波形图如下： 11 图 3-2-1 四号选手抢答加一分波形图 图 3-2-2 三号选手抢答减一分波形图 图 3-2-3 无选手抢答波形图 12 图 3-2-4 选手答题超时波形图 13 结论 这次的课程设计，让我受到了很大的挑战，从原来基础薄弱，通过对 知识的理解，对器件的仿真论证，使我对一些器件的功能和使用有了很大 的认识。 课设时分析了好多电路，设计了很多才选出想要的组合，通过仿真、 实验，最终达到了设计的指标，实现了四人抢答，包括抢答部分，答题倒 计时，主持人加减分等。由于本抢答器牵涉知识面广，再加上时间的仓促， 水平的不足，系统中难免有漏洞和不足之处。例如没能在仿真时加上报警 的声音控制，也没能很好的控制每个