SDRAM芯片的预充电与刷新操作

预充电由于特别提款权寻址的特殊排他性，如果在读和写之后要对同一行的另一行进行寻址，则应关闭原始有效(工作)行，并重新发送行/列地址。L-Bank关闭一个现有的工作行，并准备通过预充电打开一个新行。预充电可以通过命令来控制，也可以通过辅助设置在每次读写操作后自动给芯片预充电。事实上，预充电是重写工作行中所有存储体的数据，重置行地址，并释放S-AMP(再次添加比较电压，通常是电容电压的1/2，以帮助判断读取数据的逻辑电平，因为S-AMP通过比较参考电压和存储体的线电压来判断逻辑值)以准备新行的工作。具体来说，即使当回写存储放大器中的数据时，由于行选通，还没有被操作的存储体将干扰存储电容，所以存储放大器在读取之后需要被重写。此时，电容器的电量(或其产生的电压)将是判断逻辑状态的基础(这在读取期间也是必需的)。因此，应该设置一个临界值，通常是电容器电量的1/2。如果超过，则为逻辑1，并执行重写；否则，它是逻辑0，并且不执行重写(等于放电)。为此，电容器的另一端现在基本上连接到指定电压(即1/2电容器电压)，而不是接地，以帮助重写期间的比较和判断。现在让我们回顾一下读写操作期间的命令时序图。由此，我们可以发现地址线A10控制着当前的L-存储体在读写操作之后是否自动预充电。这是上面提到的“辅助设置”。在单独的预充电命令中，A10控制是对指定的库还是对所有库预充电(当多个库处于活动/活动状态时)。前者需要提供L银行的地址，而后者只需要将A10信号置于高电平。发出预充电命令后，需要一段时间才能发出RAS行有效命令来打开新的工作行。这个间隔被称为tRP(预充电命令周期)。与tRCD和CL一样，tRP的单位也是时钟周期数，具体值取决于时钟频率。读取时的预充电时序图(点击可放大上图):该图设置为CL=2，BL=4，tRP=2。自动预充电的开始时间与该图中的相同，除了没有单独的预充电命令，并且当发出读命令时，A10地址线应该被设置为高电平(允许自动预充电)。可以看出，控制预充电启动时间非常重要。它可以在读操作完成后立即输入新行的地址，从而保证操作效率。有些文章强调读/写操作后由于写回操作会有一定的延迟，但从本文的介绍中可以看出，即使在读后立即重写设计，也没有延迟，因为它与数据输出同步。只有在写操作之后执行其他操作时，才会有这样的效果。虽然写操作延迟了0，但每个数据的实际写操作需要足够长的时间来确保这段时间是写回周期(tWR)。因此，预充电不能与写操作同时执行，并且预充电命令必须在tWR之后发出，以确保数据的可靠写，否则重写的数据可能是错误的，这导致写回延迟。数据写入时预充电操作的时序图(可点击放大):注意tWR参数，因为它的存在而延迟预充电操作，从而导致回写延迟恢复精神之所以称之为动态随机存取存储器，是因为它需要不断刷新才能保留数据，所以它是动态随机存取存储器最重要的操作。刷新操作与预充电中的重写操作相同，预充电中的重写操作是在写入之前使用S-AMP进行读取。但是为什么要刷新预充电操作呢？因为预充电是对L-存储体中的一个或所有工作行的操作，并且它不是周期性的，而刷新是固定的周期，它顺序地对所有行进行操作，以将数据保留在存储体中，该存储体长期未被重写。然而，与所有L-存储体预充电不同，这里的行指的是所有L-存储体中具有相同地址的行，而预充电中每个L-存储体中的工作行的地址不一定相同。您希望多久刷新一次？目前，公认的标准是存储体中电容器数据的有效保存期限的上限是64毫秒(毫秒，1/1000秒)，也就是说，刷新每行的周期是64毫秒。这个刷新率是：行数/64毫秒。当我们查看存储器规格时，我们经常会看到4096个刷新周期/64毫秒或8192个刷新周期/64毫秒，其中4096和8192代表该芯片中每一个库的行数。刷新命令一次对一行有效，发送间隔也随总行数而变化，4096行为15.625s(微秒，1/1000毫秒)，8192行为7.8125s。刷新操作分为两种类型：自动刷新和自刷新。无论使用哪种刷新方法，都不需要从外部提供行地址信息，因为这是一种内部自动操作。对于随机存取存储器，特别提款权有一个行地址发生器(也称为刷新计数器)，自动依次产生行地址。因为刷新是针对一行中的所有存储体的，所以不需要列寻址，或者在RAS之前，CAS是有效的。因此，增强现实也被称为CBR(在增强现实之前，列位于行之前)刷新。由于刷新涉及所有的L-存储体，在刷新过程中，所有的L-存储体停止工作，每次刷新所用的时间为9个时钟周期(PC133标准)，然后可以进入正常工作状态，也就是说，在这9个时钟周期内，所有的工作指令只能等待，不能执行。64毫秒后，同一行再次刷新，因此刷新周期重复。显然，刷新操作肯定会影响软件无线电内存的性能，但这是做不到的。这也是动态随机存取存储器的成本，同时获得了优于静态随机存取存储器的成本优势(静态存储器，数据可以保留而无需刷新)。随机存取存储器主要用于低功耗睡眠模式下的数据存储。这一领域最著名的应用是STR(内存挂起，内存休眠)。当发出增强现实命令时，CKE被置于无效状态，并且进入增强现实模式。此时，不再依赖系统时钟，而是根据内部时钟执行刷新操作。在运行期间，除CKE外的所有外部信号都无效(不需要外部刷新指令)。只有当CKE再次启用时，才能退出自刷新模式并进入正常操作状态。数据掩码当谈到读/写操作时，我们谈到了突发长度。如果BL=4，那么464位数据将被传输一次。但是，如果不需要第二个数据呢？它们还在传播吗？为了屏蔽不必要的数据，人们采用了数据输入输出屏蔽(DQM)技术。DQM允许内存控制哪些输出或输入数据输入/输出端口取消。这里应该强调的是，在读取期间，屏蔽数据仍将从存储体传输，仅在“屏蔽逻辑单元”被屏蔽。DQM由北桥控制。为了精确地屏蔽P-Bank位宽中的每个字节，每个内存有8条DQM信号线，每个信号对应一个字节。因此，对于4位宽的芯片，两个芯片共享一条DQM信号线，对于8位宽的芯片，一个芯片占用一个DQM信号，而对于16位宽的芯片，需要两个DQM引脚。SDRAM正式规定，DQM在读取时发出两个时钟周期后生效，而DQM在写入时与写命令一样有效。读取数据屏蔽操作时，DQM将在两个周期后生效，突发周期