一位全减器实验报告材料_第1页
一位全减器实验报告材料_第2页
一位全减器实验报告材料_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

南昌大学实验报告学生姓名： 蔡斌 学号： 6100208099 专业班级：电子083班 实验类型: 验证综合设计创新 实验日期:2010.10.14 实验成绩： 实验一 一位二进制全减器的设计一、实验目的 （1）掌握Quartus II 的VHDL 文本设计的全过程；熟练和掌握EDA设计流程；熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果。二、实验内容与要求用文本方法实现半减器，再利用半减器完成全减器的设计，熟悉层次设计概念；给出此项设计的仿真波形；用发光管指示显示结果。三、设计原理（1）半减器真值表：XYDiffS_out0000010110001100 (表中Diff表示本位向高位的借位，S_out表示本位）（2）全减器真值表：ainbinSub_indiffrSub_out0000000111010110110110010101001100011111 （表中Sub_in表示低位向本位的借位，diffr表示本位输出，Sub_out表示本位向高位借位）四、实验程序 （1）对半减器进行描述：(独立编写)library ieee;use ieee.std_logic_1164.all;entity h_suber is port(x,y:in std_logic; diff,s_out:out std_logic);end entity h_suber;architecture one of h_suber isbegin diff=x xor y; s_outEnd Time 来设定仿真结束时间 （4）点击save保存 （5）通过Tools下的Simulator Tools项进行仿真，然后观察输出波形。 4.引脚锁定 （1）通过Assignment-Assignment Editor-Pin查找到所有的引脚 （2）选择各个输入输出信号来锁定到不同引脚，进行全程编译。 5.编程下载 （1）选择Tools-Programmer菜单，点击Hardware Setup窗口完成硬件设置 （2）点击Start开始编程下载六、仿真波形分析 引脚的锁定：ain锁定为引脚53，bin锁定为引脚54，Sub_in锁定为引脚56，Sub_out锁定为引脚167，diffr锁定为引脚168。七、实验结果 由编程下载之后实验箱上显示的数据与波形图完全一致，符合全减器真值表。八、实验体会 通过本实验，在最先设计一位全减器的时候又熟悉了以前学过的数字电路逻辑设计相关知识；试验中主要出现的问题就是波形仿真时出现毛刺，经过老师的指导，让三个输入尽量不在同一时间或相隔较近时间内改变，就解决了这个问题。另外就是在编辑原理图的时候，把自己编的半减器生成逻辑器件这儿出现了问题，在老师的指
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论