计算机组成原理期末复习答案

第一章计算机系统简介1.什么是计算机系统、计算机硬件和计算机软件？硬件和软件哪个更重要？解决方案：计算机系统：由计算机硬件系统和软件系统组成的组合体。计算机硬件：表示计算机的电子电路和物理设备。计算机软件：计算机运行所需的程序和相关信息。硬件和软件在计算机系统中是相互依赖的，是一个不可或缺的组成部分，因此同样重要。2.如何理解计算机的层次结构？答：计算机硬件、系统软件和应用程序构成了计算机系统的三个层次结构。(1)硬件系统是最内层，是整个计算机系统的基础和核心。(2)系统软件位于硬件之外，为用户提供基本操作界面。(3)应用程序位于最外围，为用户提供解决特定问题的应用程序系统界面。通常，硬件系统外部的其馀层称为虚拟机。每个层次是紧密的关系，父层次是子层次的扩展，子层次是父层次的基础，每个层次的划分不是绝对的。4.如何理解计算机配置和计算机体系结构？答：计算机体系结构是指程序员可以看到的计算机系统特性，如命令系统、数据类型、寻址技术配置、I/O机制等。计算机配置是计算机体系结构实现的属性，包括构成计算机系统的各种功能组件的结构和功能、互连方法等对程序员透明的硬件细节。8.请说明以下英文缩写的中文意思。CPU、PC、IR、CU、ALU、ACC、MQ、x、MAR、MDR、I/O、MIPS、CPI、FLOPS解决方案：综合回答应分为英文声明、中文明、功能三部分。Cpu:中央处理器、中央处理器(装置)(计算机硬件的核心部件)，主要由计算系统和控制器组成。PC:Program Counter(存储当前要执行命令的地址的程序计数器)自动计算以下命令地址：Ir:保存当前正在执行的命令的命令寄存器。Cu:控制单元、控制单元(部件)和控制器的核心部件，具有生成微操作命令序列的功能。ALU:Arithmetic Logic Unit，算术逻辑运算单元，是运算的核心元件。ACC:ACC:Accumulator，运算符寄存器，它既可以存储运算前操作数，也可以存储运算结果。Mq: multiplier-quotient register，乘法运算中的乘数，除法时的存储寄存器。x:这个字母没有特别意义的缩写意义，可以用作操作数寄存器，即保留操作数的操作符寄存器之一。Mar:内存地址寄存器，它是用于存储要访问的存储设备的主存储的地址。Mdr:内存数据注册(memory data register)、内存数据缓冲注册(存储设备读取或写入的数据的基本存储)。I/o:输入/输出设备、输入/输出设备、输入设备和输出设备的总称，用于转换和传输计算机内部和外部信息。Mips:每秒执行一百万个命令的million instruction per second是计算机计算速度指示器的度量单位。Cpi:执行一个命令所需的时钟周期数，计算机计算速度指示器测量单位之一；flops:floating point operation per second、每秒浮点运算、电脑运算速度的测量单位之一。11.指令和数据都保存在内存中，计算机如何区分它们？解决方案：计算机硬件主要通过不同的时间段区分指令和数据。即，采取周期性(或指微程序)消除的既定指令，采取周期性(或相应的微程序)消除的既定数据。还可以通过从PC指示的存储单元中拉出指令的地址源提供操作数地址。第三章系统总线常用的总线结构是多少？其他总线结构如何影响计算机的性能？举例说明。回答：(1)总线结构一般可分为单总线结构和多总线结构两种。(2)单总线结构简单、易于扩展，但所有传输都通过此共享总线，因此配置计算非常容易机器系统的瓶颈，允许两个或多个部件在总线上传输信息，同时可能影响系统工作人员这些总线中的大部分被小型计算机或小型计算机使用。多总线结构解决了单条总线所有部件同时共享总线的当前状态，从而有效地提高传统微型计算机等系统的工作效率。为什么设置总线最优控制？一般的中央总线控制有多少种？每个特征是什么？哪种方法的响应时间最快？哪种方法对电路故障最敏感？答：总线最优控制解决了多个部件同时对总线计费时的使用权分配问题。有三种常见的中央总线控制：链查询、计数器计划查询和独立请求。特点：链查找方法连接简单，易于扩展，对电路故障最敏感。计数器计时查询方法优先级设置灵活，对错误不敏感，连接和控制过程复杂。独立请求的速度最快，但硬件设备使用量大，连接量大，成本高。5.描述总线宽度、总线带宽、总线重用、总线上的主设备(或主模块)、总线上的从属设备(或从属模块)、总线的传输周期和总线上的通信控制的概念。回答：总线宽度：通常表示数据总线上的根数。总线带宽：总线上的数据速率，表示在单位时间内从总线传输的数据的位数。总线重用：意味着同一信号线可以分时传输不同的信号。总线上的主设备(主模块):表示在主总线传输过程中具有总线控制的设备(模块)。总线上的从属设备(从属模块):在主总线传输过程中与主设备一起完成数据传输的设备(模块)，它仅被动地允许主设备发送的命令。总线的传输周期：指示总线完成完整可靠的传输所需的时间。公共汽车的通信控制：是指在公共汽车传输过程中两边的时间配合的方式。10.为什么要设置总线标准？你知道现在流行的公共汽车标准是什么吗？什么是Plug and play？哪辆公共汽车有这个特性？答：总线标准设置主要解决不同制造商的各种模块化产品兼容性问题。目前广泛使用的总线标准包括ISA、EISA、PCI等。Plug and play:即插即用，包括EISA、PCI等。3.14设定汇流排时脉速度为8MHz，汇流排周期等于1时脉周期。在一个总线周期中并行传输16位数据时，总线的带宽是多少？解决方案；总线宽度=16位/8=2B总线带宽=8mmz2b=16mb/s在3.15 32位总线系统中，假设总线时钟频率为66MHz，总线最小传输周期为4个时钟周期，尝试计算总线的最大数据传输速率。可以采取什么措施来提高数据传输速率？解决方案1:总线宽度=32位/8=4B时钟周期=1/66MHz=0.015s总线最小传输周期=0.015s4=0.06s总线最大数据传输率=4B/0.06s=66.67MB/s解决方案2:总线操作频率=66MHz/4=16.5MHz总线最大数据传输率=16.5 mz4b=66 MB/秒要提高总线的数据传输速度，请提高总线的时钟速度、减少总线周期中的时钟数或增加总线宽度。在3.16异步串行传输系统中，字符格式为1个开始位、8个数据位、1个奇偶位和2个结束位。如果需要每秒传输120个字符，请尝试传输的波特率和比特率。解决方案：1帧=1 8 12=12位波特率=120帧/秒12位=1440波特比特率=1440波特(8/12)=960bps或：比特率=120帧/秒8=960bps第四章1.概念分析：主、从属、高速缓存、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、闪存。回答：主要储存装置：储存执行中程式和资料的主要储存装置。CPU具有随机读取和写入功能，访问速度高。辅助存储：存储当前未运行的程序和数据以及需要永久保留的某些信息的辅助存储。Cache: CPU和主存储之间的高速缓冲内存，用于解决CPU和主存储之间的速度不匹配问题。RAM:半导体随机存取存储器，主要用作计算机的主内存。SRAM:静态半导体随机存取记忆体。DRAM:动态半导体随机存取记忆体。ROM:遮罩半导体只读内存。芯片制造商制造时写内容，以后只能读，不能写。PROM:可编程只读存储，用户根据需要决定写入，并且只能写入一次。EPROM: uv写可编程只读内存。需要修改内容时，请删除所有内容，然后重新编程。擦除依靠紫外线使浮栅的电荷泄漏。EEPROM:电写可编程只读内存。CDROM:只读磁盘。快闪记忆体：快闪记忆体。或快速摩擦记忆体5.什么是存储带宽？如果阵列的数据总线宽度为32位，访问周期为200ns，则阵列的带宽是多少？解决方法：存储的带宽表示在单位时间内进出存储的最大信息数。存储带宽=1/200ns 32位=160M位/秒=20MB/秒=5M单词/秒注：字符长度为32位，不是16位。(注：1ns=10-9s)7.16K32位存储，地址电缆和数据线的总和是？选择不同规格的存储芯片时需要多少片？1K4位、2K8位、4K4位、16K1位、4K8位、8K8位解决方案：地址行和数据电缆合计=14 32=46；选择其他芯片时，需要的每个片的数量为：1k4: (16k32)/(1k4)=168=128片2k8: (16k32)/(2k8)=84=32片4k4: (16k32)/(4k4)=48=32片16k1: (16k32)/(16k1)=132=32片4k8: (16k32)/(4k8)=44=16片8k8: (16k32)/(8k8)=24=8片9.什么是刷新？为什么要刷新？有几种方法描述刷新。解决方案：刷新：对DRAM定期执行的完整重写进程；更新原因：由于停电容量泄漏，DRAM存储信息的衰退需要及时弥补，因此计划定期更新。常见的刷新方法有三种：中央、分布式和异步。集中：可以在最大刷新时间间隔内集中调度刷新，并有安排CPU访问的时间。分布：在每个读/写周期后插入刷新周期。没有CPU访问预约时间。异步：集中化和分布式的折衷方案。讨论：1、刷新和再生比较：共同点：像运动机制。使用DRAM存储元素破坏读取操作时，将实现重写进程。操作特性相同。全部属于重写操作。差异：解决的问题不同。再生主要解决DRAM存储元素的破坏性读取时信息重建问题。刷新主要解决长时间诽谤文诗中的信息衰减问题。工作时间不同。回放在读取操作后立即随机执行。刷新在最大间隔内定期重复。动作单位不同。播放以存储单位重写每次只读取一个单词的所有位。刷新以行为为单位，每次重建整个存储的所有芯片内部存储矩阵的同一行。芯片内部I/O操作不同。读取回放时，芯片数据插针具有读取数据输出。刷新时，由于CAS信号无效，芯片数据插针没有读取数据输出(仅限RAS的有效刷新，内部读取)。考虑到上述差异，为了避免两个任务混淆，称为重新生成和刷新。2、CPU访问周期和访问周期之间的区别：CPU访问周期是从CPU角度看的存储活动周期，不一定是真正的存储活动周期。存取周期是反映阵列实际工作周期时间的存储速度指示器之一。3、分布式刷新是在读取和写入周期后插入刷新周期，而不是在读取和写入周期后插入。读取和写入周期与刷新周期相结合，构成了CPU访问周期。您可以使用3种不同的方法(而不是4、2种)调度刷新。不要忘记最重要、性能最好的异步刷新方法。11.内部结构以256256形式排列的8K8位动态RAM芯片具有0.1s的访问周期。集中刷新、分布式刷新和异步刷新？解决方法：中央刷新时间间隔为：2毫秒，其中刷新死亡时间为2560.1s=25.6s分布刷新时间间隔：2560.1=25.6s异步刷新时间间隔：2毫秒12.使用10244位存储芯片绘制64K8位容量的内存逻辑方块图。必须将64K分成4个页面，每个页面分成16个组，指明总共需要多少个芯片存储芯片。解决方案：安装SRAM芯片：磁碟片段总数=(64K8位元)/(10244位元)=642=128磁碟片段问题分析：此问题设计的内存结构分为全部、页面和组3，因此图也应分为3个阶段。首先，必须在所有级别确定容量。页面容量=总容量/页数=64K8/4=16K8位，4个16K8字符串64K8位组容量=页容量/组数=16K8位/16=1K8位，16片1K8位字符串16K8位组中的片=组容量/片容量=1K8位/1K4位=2片，2个1K4位芯片位并行1K8位内存逻辑框图： (略)。13.64K8位RAM芯